账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
三星发表12层3D-TSV封装技术 将量产24GB记忆体
 

【CTIMES / SMARTAUTO ABC_1 报导】    2019年10月07日 星期一

浏览人次:【5797】

三星电子今日宣布,已开发出业界首个12层的3D-TSV(Through Silicon Via)技术。此技术透过精确的定位,把12个DRAM晶片以超过6万个以上的TSV孔,进行3D的垂直互连,且厚度只有头发的二十分之一。

/news/2019/10/07/2042046200S.jpg

三星指出,该技术封装的厚度(720?)与目前的第二代8层高频宽记忆体(HBM2)产品相同,能协助客户推出具有更高性能与容量的次世代储存产品,且无需更改其系统配置。

此外,新3D封装技术还具有比现有的引线键合技术短的晶片间数据传输时间,能显着提高速度并降低功耗。

三星电子TSP(测试与系统封装)执行??总裁Hong-Joo Baek表示,随着各种新的高性能应用的出现(如AI和HPC),能整合所有复杂的超高性能记忆体的封装技术变得越来越重要。随着摩尔定律达到其极限,预计3D-TSV技术的作用将变得更加关键。

此外,透过将堆叠层数从8个增加到12个,三星表示将很快能够量产24 GB高频宽记忆体,其容量是当今市场上8GB的三倍。

關鍵字: DRAM  NAND Flash  TSV  3d ic  三星 
相关新闻
IDC:2024第一季全球智慧手机出货成长7.8% 三星重返第一
Ansys携手台积电与微软 共同提升3D IC可靠度模拟
台湾美光台中四厂正式落成启用 将量产HBM3E及其他产品
Ansys半导体模拟工具已通过联电最新堆叠晶圆先进封装技术认证
美光发布记忆体扩充模组 加速CXL 2.0应用
comments powered by Disqus
相关讨论
  相关文章
» 树莓派推出AI摄影机、新款显示器
» 以爆管和接触器驱动器提高HEV/EV电池断开系统安全性
» 生成式AI引爆算力需求 小晶片设计将是最隹解方
» PCIe传输复杂性日增 高速讯号测试不可或缺
» 挥别续航里程焦虑 打造电动车最隹化充电策略


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK851DOSRF8STACUKW
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw