账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
Astera Labs推出全球首款支援PCIe 4.0和5.0的智慧重定时器
 

【CTIMES / SMARTAUTO ABC_1 报导】    2019年10月30日 星期三

浏览人次:【6211】

在今年的PCI-SIG亚太区开发者大会台北站现场,展出了最新的PCIe 5.0规范产品,其中一个就是来自於Astera Labs的智慧重定时器(Smart Retimer)。该产品是全球首款能在32 GT/s的速度下,将讯号传输距离加倍,并实现随??即用的性能。

Astera Labs业务长Sanjay Gajendr
Astera Labs业务长Sanjay Gajendr

Astera Labs是一家美国新创公司,成立於2017年。公司虽然年轻,但创办成员皆拥有非常深厚的产业经历,其中业务长Sanjay Gajendra就来自於德州仪器的高速讯号部门,对高速传输的相关技术十分熟稔。

Sanjay表示,Astera Labs是一家晶片供应商,专注於伺服器高速连接骨干的领域,此外也提供系统机板与相关的支援服务。

他指出,在大数据与人工智慧等趋势的推动下,伺服器对高速传输的需求将会持续高涨,也因此PCIe 4.0和PCIe 5.0的规范很快就会进入产业之中。但随着更高速频宽的使用,在与其他元件的平行连接与频宽分配上就会出现问题。

Sanjay解释,在PCIe 5.0每个通道达32GT/s的速度下,热与杂讯的问题会更加严峻,尤其是未来5.0主机板的Pin数设计,只会朝减少的方向前进,讯号衰退的问题也会更加明显。因此就需要设置一个重计时器(Retimer),来让讯号在高速平行传输的过程中,能够维持完整与低延迟。

而Astera Labs的Aries智慧重定时器(Smart Retimer)产品组合,能在PCIe 5.0的32 GT/s速度下,将讯号传输距离加倍,且能实现随??即用的交互操作,而不会影响互连拓扑。该方案也是目前业界首家最高32个双向通道的PCIe 4.0和5.0应用的智慧重定时器SoC。

Sanjay用多语翻译人员做例子。他说,就好比一位多语的翻译人员,能把各种不同的语言顺利的传递出去,而且可以智慧的判别各自的国籍语言需求,即使其中一个对象突然被替换,它也能因应;而换成实际的主机板,就是能针对不同的元件与I/O设备的设置,在PCIe 4.0和5.0的规范下顺畅地互连。

關鍵字: PCIe  Astera Labs 
相关新闻
M31推出PCI-SIG认证PCIe 5.0 PHY IP 携手InnoGrit推进PCIe 5.0世代
PCIe 将朝「光连接友善」前进 7.0标准预计2025推出
Astera Labs运用CXL 记忆体控制器 突破伺服器记忆体壁垒
爱德万测试MPT3000固态硬碟测试系统 获PCI Express Gen 5认证
爱德万测试温控产品MPT3000 SSD测试平台再添生力军
comments powered by Disqus
相关讨论
  相关文章
» 新一代4D成像雷达实现高性能
» 2024年嵌入式系统的三大重要趋势
» 利用微小型温湿度感测器精准收集资料
» MCX A:通用MCU和FRDM开发平台
» 使用Microchip Inductive Position Sensor(电感式位置传感器)实现高精度马达控制


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK84G9JEBX4STACUKL
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw