账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
钰创应用Cadence设计工具成功开发LCD控制芯片
 

【CTIMES / SMARTAUTO ABC_1 报导】    2001年06月18日 星期一

浏览人次:【1516】

益华计算机(Cadence)台湾分公司日前对外宣布,钰创科技(Etron)已成功地运用一套由该公司提供之Ambit BuildGates电路合成暨Silicon Ensemble place-and-route ultra布局绕线工具所构成之时序驱动设计(Timing Driven Design,TDD)流程,开发出一颗超高集成度的LCD监示器控制芯片。这颗工作频率160 MHZ,内含逻辑电路、SRAM与ADC等不同型态电路方块,以 0.25微米制程技术制造,代号为EL7300的复杂组件,系透过益华计算机完整的RTL-GDSII一次完成(One pass)设计环境,消除所有的时序收敛(Timing Closure)问题后,于2000年Q4完成光罩制作(Tape-out)。

其原型芯片的系统测试报告在2001年Q1出炉,结果完全符合钰创科技最初所设定的各项工作规格。这是钰创科技公司在其原有的优异内存芯片设计实力之外,进一步展示该公司深厚的应用导向IC技术开发背景。益华计算机表示,钰创科技的设计团队以亲身的经验,实际证明由该公司的芯片实作工具─Ambit BuildGates电路合成,Silicon Ensemble place-and-route ultra布局绕线软件与两者共同组成之时序驱动设计(TDD)流程,在设计0.25 微米或更小制程的混合电路方块芯片时,确可大幅减少重作的次数(Iteration),迅速有效地达成各项时序限制的条件。借助时序驱动设计(TDD)流程内建的自动设计架构,钰创科技的研发人员得以在最短时问内实现预定的 160 MHZ频率(clock)目标。

益华计算机时序驱动设计(TDD)流程中的Ambit BuildGates电路合成工具拥有大容量及高速的运算特性,可处理超过百万闸数以上的电路设计,而Silicon Ensemble place-and-route ultra布局绕线工具的强大优化引擎与高速配置、布线机制,则可根据时序收敛的要求,产生最小晶元面积的布局结果。两者相互结合之后,将能完全掌握超大型的复杂设计电路内部之时序收敛(Timing Closure)趋势,并以此关键技术确保系统能在要求的频率速度下正常运作,达到一次完成(One pass)设计的最终目标。

關鍵字: 控制芯片  益华计算机  钰创科技  EDA 
相关新闻
Cadence和NVIDIA合作生成式AI项目 加速应用创新
Cadence与Arm联手 推动汽车Chiplet生态系统
Cadence收购BETA CAE 进军结构分析领域
Cadence推出业界首款加速数位双生平台Millennium
Cadence推出全新Celsius Studio AI热管理平台 推进ECAD/MCAD整合
comments powered by Disqus
相关讨论
  相关文章
» 开启边缘智能新时代 ST引领AI开发潮流
» ST以MCU创新应用技术潮流 打造多元解决方案
» ST开启再生能源革命 携手自然迎接能源挑战
» ST引领智慧出行革命 技术创新开启汽车新纪元
» ST:精准度只是标配 感测器需执行简单运算的智慧功能


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T7XZDLQSTACUKT
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw