帳號:
密碼:
CTIMES/SmartAuto / 新聞 /
Cadence數位流程優化3nm設計 獲頒台積電OIP客戶首選獎
 

【CTIMES/SmartAuto 編輯部 報導】   2021年03月10日 星期三

瀏覽人次:【790】
  

電子設計商益華電腦(Cadence Design Systems, Inc.)宣布,Cadence以論文題目「台積電3奈米設計架構之優化數位設計、實現及簽核流程」,榮獲台積電開放創新平台(OIP)生態系統論壇頒發的客戶首選獎(Customers' Choice Awards).該論文由Cadence數位及簽核事業部研發副總裁羅宇鋒(Yufeng Luo)發表於2020年台積電北美OIP生態系統論壇,闡述台積電3奈米製程技術和Cadence數位全流程共同設計架構優異的性能與效率,如何成功協助工程人員進行超大規模與行動設計。

此篇論文透過論壇與會者投票而贏得該獎項。與會者有機會瞭解3奈米認證Cadence數位流程所涵蓋的新設計技術與強化的數項功能,例如極紫外光層(EUV)支援、繞線與通孔規則、元件布局(cell placement)、色偏規則(color shifting)、避免繞線擁擠、晶片變異(OCV)準確性與新簽核設計規則檢查(DRC)工具等等。

Cadence數位及簽核事業部研發副總裁羅宇峰表示:「Cadence數位全流程不斷優化,支援先進7奈米、6奈米及5奈米製程,現在亦支援台積電最新3奈米製程技術,這彰顯我們致力於與台積電合作,同時助力推動提升先進節點設計,我們期待雙方共同客戶因Cadence數位全流程及台積電的3奈米製程技術而成功。」

台積電設計建構管理處副總Suk Lee表示:「Cadence在台積電開放創新平台(OIP)生態系統論壇上發表的論文,提出具有見解的論述,為工程師介紹使用最新Cadence與台積電技術實現最佳功率與性能設計,協助客戶在行動與超大規模設計達到新里程碑,即是我們與Cadence緊密合作的最佳回饋。」

關鍵字: 3nm  EDA  EUV  益華電腦(Cadence台積電(TSMC
相關新聞
台大、台積電與MIT研究登上Nature 突破二維材料缺陷問題
鏈結台灣MEMS開發量能 恩萊特科技挹注國研院EDA平台
創意電子部署Cadence Clarity 3D求解器 加速系統分析快達5倍
Deca攜手日月光、西門子推出APDK設計解決方案
Ansys 5G毫米波晶片分析方案 獲台積電OIP客戶首選獎
comments powered by Disqus
相關討論
  相關新品
Arduino Motor Shield
原廠/品牌:RS
供應商:RS
產品類別:PC Board
mbed
原廠/品牌:RS
供應商:RS
產品類別:PC Board
Arduino
原廠/品牌:RS
供應商:RS
產品類別:PC Board
  相關產品
» PI推出BridgeSwitch IC軟體 精準控制單相BLDC馬達驅動
» 聯發科發布6奈米5G晶片天璣900 支援雙卡雙待和VoNR服務
» 統一物聯網的連接體驗 Silicon Labs推出全新Matter解決方案
» 凌華最新AI工業智慧相機 首度搭載NVIDIA Jetson Xavier NX系統
» Brook Livin研發居家用電防災神器 十秒診斷電線走火三大風險
  相關文章
» Bureau Veritas(立德國際)加速「EV READY」認證時程助飛宏進軍全球充電站市場
» 晶體振盪器如何讓數位電子裝置同步化
» 無線技術複雜度飆升 頻譜分析持續進化
» 邁向「2050淨零碳排」先求共識 國際供應鏈須應變創商機
» 加速導入二維材料 突圍先進邏輯元件的開發瓶頸
  相關資源
» Power Management Solutions for Altera FPGAs

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2021 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw