账号:
密码:
CTIMES/SmartAuto / 產品 /   
Astera Labs扩展资料中心领域 推专用方案解决连接瓶颈
 

【CTIMES/SmartAuto 报导】   2021年03月11日 星期四

浏览人次:【490】
  

智慧系统连接解决方案商Astera Labs今日宣布扩展至资料为中心(data-centric)的应用领域,全面解决系统效能瓶颈。用於低延迟CXL.io连接的全新Aries Compute Express Link(CXL 2.0)Smart Retimer产品系列(PT5161LX、PT5081LX),即为其布局新领域的首款解决方案,目前正积极与策略客户进行样品验证。

Astera Labs执行长Jitendra Mohan表示:「随着我们扩展至CXL生态系统,Astera Labs再次突飞猛进,提供专用解决方案以因应复杂的异质运算与可组合的分解式系统拓扑。我们在PCI ExpressR (PCIeR) 4.0和5.0互连领域中领先业界,Aries CXL Smart Retimer产品系列建立於此坚实基础上,以无缝的方式实现全新的工作负载优化平台。」

急速增加的资料以及人工智慧和机器学习等特定工作负载的主流化,要求专用加速器与通用CPU在相同的主机板或机架内协同工作,同时共享记忆体空间。CXL 2.0互连对实现此类快取一致性的系统拓扑至关重要。

Astera Labs创始投资人Avigdor Willenz表示:「Astera Labs领先开发可真正改变技术前景的专用解决方案,就如同我们先前投资的Annapurna Labs与Habana Labs一样迈步向前。相信Astera Labs最新的CXL与PCIe连接解决方案,对於在云端实现人工智慧的全部潜力至关重要。」

CXL联盟总裁Barry McAuliffe表示:「做为CXL联盟的早期成员,Astera Labs积极贡献其连接方面的专业知识,推动CXL标准的发展。很高兴看到其首款CXL晶片产品上市,支援快速成长的CXL生态系统。」

Astera Labs同时宣布在Aries Smart Retimer产品系列提供全新的低延迟模式(Low Latency Mode),可与Intel Xeon Scalable处理器进行PCIe连接。此项进展是与Intel公司密切合作的成果,可进一步降低10ns以下PCIe连结的延迟,并提升以资料为中心的工作负载效能。Astera Labs是首家展现与Intel Xeon Scalable处理器(代号Sapphire Rapids)强大PCIe 5.0互通性的厂商。

此外,Astera Labs发表其Equinox产品,它是适用於PCIe/CXL应用的新型随??即用Smart Retimer扩充卡(Add-in-Card)。与Intel公司合作开发的Equinox扩充卡和相关专用韧体可简化采用Intel最新Xeon Scalable处理器开发PCIe 5.0系统。这代表着Astera Labs的转变,其提供易用的随??即用基板,迅速实现复杂的系统拓扑。

Intel公司企业??总裁暨资料中心工程与架构部门总经理Zane Ball表示:「PCIe Gen5和CXL是目前乃至未来在异构运算工作负载和资料中心架构的基础技术。我们正与Astera Labs等生态系统领导者合作,为即将发表的Intel Xeon Scalable平台(代号Sapphire Rapids)与其他平台,大幅降低PCIe和CXL的互连延迟。」

關鍵字: 资料中心系统拓扑  人工智能  云端  Astera Labs 
相关产品
Cadence扩大支援高阶AI影像应用 新款DSP IP锁定手机与车用装置
高通推出Snapdragon 780G 5G行动平台 推升7系列顶级性能
博世推出四合一数位气体感测器 创新搭载AI功能
推动边缘AI开发 ST推出STM32的电脑视觉快速开发工具
艾讯推出户外场域专用AI嵌入式系统 升级IP67等级防水防尘力
相关讨论
  相关新品
Arduino Motor Shield
原厂/品牌:RS
供应商:RS
產品類別:
mbed
原厂/品牌:RS
供应商:RS
產品類別:
Arduino
原厂/品牌:RS
供应商:RS
產品類別:
  相关新闻
» 精准解构大产业链 智慧乐龄引领辅具长照创新
» 高通宣布2021「高通台湾创新竞赛」入围名单 半数聚焦5G产品
» 经销商评比最高分 Digi-Key获颁MEAN WELL北美区年度经销商
» 法国布依格建筑集团与达梭合作 加速建筑产业数位转型
» 友达携手台大成立研发中心 布局次世代显示关键技术
  相关文章
» 轻松有趣地提高安全性:SoC元件协助人们保持健康
» 打造生态系 小晶片卷起半导体产业一池春水
» 电动车时代揭开序幕:五项成功必备条件
» 封装与晶粒介面技术双管齐下 小晶片发展加速
» 小晶片Chiplet囹什麽?
  相关资源
» Power Management Solutions for Altera FPGAs

AD

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2021 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw