账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
 

【CTIMES/SmartAuto 編輯部报导】   2016年06月24日 星期五

浏览人次:【4075】

东芝(Toshiba)公司成功研发出一款适用于类比功率半导体应用的静电放电(ESD)保护装置,产品采用先进的0.13μm制程技术制造,最佳化了电晶体结构,显著提高了静电放电特性。静电放电保护稳固性提高多达四倍,标准差仅为传统结构的十二分之一。 3D模拟分析也有助于东芝发现一种机制,最佳化电晶体结构,提高静电放电稳固性。东芝在2016年6月14日于捷克举行的国际半导体研讨会ISPSD2016上公布了这些创新成果。

新款静电放电保护装置平台嵌入CMOS、DMOS、双极型电晶体等电晶体及电阻器和电容器等被动元件。 (Graphic: Business Wire)
新款静电放电保护装置平台嵌入CMOS、DMOS、双极型电晶体等电晶体及电阻器和电容器等被动元件。 (Graphic: Business Wire)

注入来自人体或设备的静电放电电涌,有可能毁坏半导体元件,因为静电放电电流引起矽材内局部温度上升。需要静电放电保护元件来保护内部电路。这对需要施加 10V-100V电压的类比功率半导体元件来说尤为重要,这些半导体元件需要高额定电压。在这种情况下,静电放电保护装置必须确保大电流,进而导致晶片尺寸增大。缩小静电放电保护装置尺寸成为让晶片更为紧凑的一个问题。

透过静电放电事件3D模拟分析,东芝发现,流经最高电场点的电流导致晶格温度上升,进而导致静电放电诱发的破坏。修改电晶体结构,将漏极低电阻区延伸向源 极方向并抑制横向矽电阻,将来自漏极底部的电流转移向源极方向并从最高电场点将其分离。经发现,这一最佳化设计使静电放电稳固性提高多达四倍,而标准差减少到十二分之一。此外,该装置确保HBM +/-2000V(注)所需的尺寸减少了68%。

东芝利用0.13μm制程技术,提供先进的类比流程平台,可在该平台嵌入CMOS、DMOS、双极型电晶体等电晶体以及电阻器和电容器等被动元件。使用者可从以下三个流程平台中选择适用于每个应用的制程:BiCD-0.13主要用于汽车(DMOS最高可达100V);CD-0.13BL主要用于马达控制驱动器(DMOS最高可达60V )以及CD-0.13制程主要用于电源管理IC(DMOS最高可达40V)。

东芝计画于2017年推出采用CD-0.13制程技术的产品并继续积极将该制程技术推广至其他流程平台,以提高静电放电特性。

注:HBM(人体模型):指示静电放电稳固性的参数之一

關鍵字: ESD  保护装置  类比功率半导体  东芝  东芝  电子逻辑组件  电源组件 
相关产品
东芝小型光继电器适用於半导体测试仪中高频讯号开关
东芝首款2200V双碳化矽MOSFET模组协助工业设备高效和小型化
东芝推出600V小型智慧功率元件适用於无刷直流马达驱动
东芝推出最新一代650V SiC SBD可提高工业设备效率
Toshiba小型光继电器高速导通效能有助於缩短半导体测试时间
  相关新闻
» 亚湾2.0以智慧科技领航国际 加速产业加值升级
» 高通执行长Cristiano Amon於COMPUTEX 2024 分享智慧装置上的生成式AI运算
» 应材及东北微电子联手 为MIT.nano??注200mm晶圆研制能力
» 国科会核准科学园区投资案 德商易格斯进驻中科拔头筹
» Honeywell与恩智浦联手利用AI 加强建筑能源智慧管理
  相关文章
» 使用PyANSYS探索及优化设计
» 隔离式封装的优势
» MCU新势力崛起 驱动AIoT未来关键
» 功率半导体元件的主流争霸战
» NanoEdge AI 解决方案协助嵌入式开发应用

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T80NDMESTACUKH
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw