账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
可使验证作业的成本降低50%

【CTIMES/SmartAuto 陳果樺报导】   2004年06月09日 星期三

浏览人次:【6138】

益华计算机与CoWare共同宣布针对复杂的系统单芯片设计,推出可涵盖电子系统层级之设计验证作业的全套整合性流程。这套ESL设计验证解决方案,可使客户获得系统层级设计技术,同时让验证作业的时间缩短50%。该流程结合了CoWare最新版、以SystemC为主的ConvergenSC SoC设计工具,以及ConvergenSC 模型组件数据库和CadenceR Incisive 功能性验证平台。

安谋国际电子设计自动化关系部门经理Duncan Bryan表示:「我们提供ARM IP的SystemC模型,协助ESL层级设计成为简化复杂的系统单芯片设计的重要关键。CoWare的ConvergenceSC设计工具和Cadence的Incisive平台的结合,使设计人员能有效率地运用SystemC模型、软件进行测试。」

Cadence益华计算机系统及功能性验证部总经理Mitch Weaver 则表示:「利用这项整合的流程,让客户在系统层级到硅晶圆制造的过程中,使用一致且正确的开发环境,可在更快的速度下,以经过验证、可重复使用的硬件和软件,来建立各项系统,大幅降低风险和产品上市速度。」

CoWare营销副总裁Mark Milligan也表示:「由于设计的规模和复杂度不断提高,使得ESL对于验证作业结果的影响力越来越高。也因此Cadence益华计算机与CoWare共同合作,以便利用ESL来解决各项设计,尤其是嵌入式软件有关验证方面的挑战。」

關鍵字: 益华计算机  益华计算机  系统及功能性验证部总经理  Mitch Weaver 
相关产品
Cadence推出全新Certus设计收敛方案 实现十倍快全晶片同步优化签核
Cadence推出Optimality Explorer革新系统设计 以AI驱动电子系统优化
Cadence数位、客制与类比流程 获台积电3奈米和4奈米制程认证
Cadence推出Tensilica浮点运算DSP系列 为运算密集应用提供可扩充效能
Cadence扩大支援高阶AI影像应用 新款DSP IP锁定手机与车用装置
  相关新闻
» 意法半导体突破20奈米技术屏障 提升新一代微控制器成本竞争力
» Pure Storage携手NVIDIA加快企业AI导入 以满足日益成长的需求
» ROHM推SOT23封装小型节能DC-DC转换器IC 助电源小型化
» 意法半导体先进高性能无线微控制器 符合将推出的网路安全保护法规
» ST推先进超低功耗STM32微控制器 布局工业、医疗、智慧量表和消费电子市场
  相关文章
» 开启边缘智能新时代 ST引领AI开发潮流
» ST以MCU创新应用技术潮流 打造多元解决方案
» ST开启再生能源革命 携手自然迎接能源挑战
» ST引领智慧出行革命 技术创新开启汽车新纪元
» ST:精准度只是标配 感测器需执行简单运算的智慧功能

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T86MBKISTACUKV
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw