帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 產品 /
Cadence數位、客製與類比流程 獲台積電3奈米和4奈米製程認證
 

【CTIMES/SmartAuto 報導】   2021年11月11日 星期四

瀏覽人次:【1427】

Cadence Design Systems, Inc.宣布,其數位和客製/類比流程已獲得台積電 N3 和 N4 製程技術的認證,以支持最新的設計規則手冊 (DRM)。Cadence 和台積電雙方持續的合作,為台積電 N3 和 N4 製程提供了相應的製程設計套件 (PDK),以加速行動、人工智慧和超大規模運算的創新。此外,共同的客戶已經通過成功的流片(tapeout)驗證了 Cadence流程和台積電製程技術的優勢。

Cadence 與台積電緊密地合作,優化台積電先進的 N3 和 N4 製程技術的數位流程,以幫助客戶實現功率、效能和面積 (PPA) 目標並加快上市時間。完整整合RTL到GDS 流程包括 Cadence Innovus 設計實現系統、Liberate 表徵解決方案、Quantus 寄生萃取解決方案、Quantus 場求解器、Tempus 時序簽核解決方案和 ECO 選項,以及 Voltus IC 電源完整性解決方案。此外,Cadence Genus合成解決方案和預測性 iSpatial 技術支持 N3 和 N4 製程技術。

數位全流程使客戶能夠通過多種能力成功地設計台積電的 N3 和 N4製程技術,包括:

‧ 高效處理大型設計庫:在閾值電壓和驅動強度的變化中,Cadence 流程有效地處理這些大型設計庫,確保為日益複雜的設計提供最佳運行時間。

‧ 時序分析精準度: N3技術在庫單元表徵和靜態時序分析(STA)期間需要更高的精準度。而Cadence 流程已得到增強,可滿足所有 N3 時序特徵和簽核要求。

‧ 準確的功率簽核:增加了對 N3 製程中所需的準確漏電計算和新 N3 單元的靜態功耗計算的支持。N3 功率計算的精準度,包括不同的功耗成份,例如開關功耗、內部和洩漏,已經在多個角落、溫度和電壓下得到驗證。Cadence流程符合所有N3電源簽核的要求。

Cadence 持續與台積電工程師長期合作,提供全面的客製、類比、EM-IR 和混合訊號設計解決方案,解決在台積電N3和N4製程技術中設計客製和類比 IP 的挑戰和複雜問題。通過此次合作,Virtuoso R設計平台、Spectre R模擬平台和 Voltus-Fi 客製電源完整性解決方案達到了最新的台積電N3和 N4的PDK要求。

N3和N4製程技術的客製流程使用以下設計解決方案:

‧ Spectre 模擬平台:提供全面的時域和頻域分析功能,包括交流、直流和瞬態模擬,重點是利用Voltus-Fi客製電源完整性解決方案管理大型設備和互連寄生網絡、諧波平衡、噪聲分析和EM-IR。

‧ Virtuoso Schematic Editor :提供設計捕捉並驅動 Virtuoso Layout Suite,實現原理圖驅動的佈局設計。

‧ Virtuoso ADE Suite:與 Spectre X Simulator 整合以有效管理環境模擬、統計分析、設計中心化和電路優化。

‧ Virtuoso Layout Suite EXL:為高效的佈局實現提供了先進的佈局環境,它利用獨特的row-based的實現方法以及用於佈局、佈線、填充和虛擬插入的交互式輔助功能。

‧ 混合訊號實現流程:提供 Virtuoso 設計平台和 Innovus 實現系統之間的緊密整合,通過使用共用的混合訊號開放數據庫,為混合訊號設計提供更強大的實現方法學,提高工程生產力。此外,Virtuoso 和 Spectre 平台已通過台積電 N3 和 N4 製程技術的認證。

台積電設計建構管理處副總裁Suk Lee表示:「通過與 Cadence 的持續合作,我們正在幫助客戶通過我們先進的 N3 和 N4 製程技術的認證流程提高生產力。台積電和 Cadence 之間的共同努力使正在創建下一代行動、人工智慧和超大規模運算設計的客戶能夠輕鬆實現 PPA 目標並快速將差異化產品推向市場。」

Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)表示:「Cadence與台積電密切合作,我們的客戶可以獲得最先進的能力,利用台積電的 N3 和 N4 製程技術以及我們的數位流程和客製/模擬流程創建具有競爭力的設計。我們不斷傾聽我們共同客戶的意見,以了解他們的實際設計要求,他們的寶貴意見使我們能夠相應地調整完善我們的流程,進一步助力客戶實現卓越的 SoC 設計。」

關鍵字: EDA  益華電腦(Cadence
相關產品
Cadence推出全新Certus設計收斂方案 實現十倍快全晶片同步優化簽核
Cadence推出Optimality Explorer革新系統設計 以AI驅動電子系統優化
西門子推出適用類比、數位及混合訊號IC設計的mPower電源完整性方案
Cadence推出Tensilica浮點運算DSP系列 為運算密集應用提供可擴充效能
擴大支援高階AI影像應用 Cadence新DSP IP鎖定手機與車用裝置
  相關新聞
» 工研院秀全球最靈敏振動感測晶片 可測10奈米以下振動量
» 安立知以全方位無線通訊方案引領探索6G時代
» 再生能源成長創新高 但發展程度並不平均
» 意法半導體突破20奈米技術屏障 提升新一代微控制器成本競爭力
» Pure Storage攜手NVIDIA加快企業AI導入 以滿足日益成長的需求
  相關文章
» 使用Microchip Inductive Position Sensor(電感式位置感測器)實現高精度馬達控制
» 以霍爾效應電流感測器創新簡化高電壓感測
» ESG趨勢展望:引領企業邁向綠色未來
» 智慧家居大步走 Matter實現更好體驗與可靠連結
» 車載軟體數量劇增 SDV硬體平台方興未艾

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.100.26.140.179
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw