 |
台積電2奈米良率提前破70% (2026.01.01)
根據產業調查顯示，台積電位於新竹寶山廠區的2奈米（N2）製程，試產良率已正式突破70%的大關。這一數據不僅遠超市場原先預期，更象徵著台積電在與三星、Intel 的次世代製程競賽中，已取得決定性的領先優勢 |
|
2 奈米世代良率決勝負 台積電拉開與三星的關鍵差距 (2025.12.24)
隨著 2026年智慧型手機與AI晶片邁入2 奈米（nm）元年，先進製程競賽全面升溫。供應鏈最新動向顯示，台積電位於新竹寶山與高雄的2奈米產線，在量產前夕即被核心客戶全面預訂，2026年產能幾近售罄 |
|
全球晶圓代工競爭激烈 聯電以成熟製程與封裝策略突圍 (2025.09.16)
聯華電子於今（2025）年8月份內部自行結算之合併營收約新台幣 191.6 億元，比去年同期減少約 7.20%。這顯示在全球半導體供需、價格與成本壓力加劇的情況下，聯電也受到影響 |
|
台積電2奈米製程進入量產倒數階段 AI與HPC驅動需求暴增 (2025.07.31)
台積電已證實其 2 奈米（N2）製程已進入試產後期階段，並預定於 2025 年下半年正式量產（high?volume production, HVM）。董事長魏哲家強調，N2 製程量產與 3 奈米節點曲線類似，加上單價較高，預期此節點將為公司帶來更顯著的獲利提升 |
 |
xPU能效進化論 每瓦特算力成為AI時代新價值 (2025.05.07)
半導體產業必須重新定義「效能」：不再僅以每秒浮點運算次數（FLOPS）比較，而以每瓦特浮點運算（FLOPS/W）為核心指標。本文將從製程微縮、先進封裝、架構革新三個維度，深入剖析xPU的節能技術路線 |
|
2奈米製程競爭 台積電穩步向前或芒刺在背? (2025.03.03)
在半導體製程技術的競賽中，2奈米製程成為各大廠商爭奪的下一個重要里程碑。台積電（TSMC）正在積極研發2奈米製程，於2024年開始試產，並計畫於2025年實現量產。台積電將在2奈米節點引入GAA（環繞柵極）奈米片晶體管技術，這是從傳統的FinFET轉向新一代晶體管架構的重大轉變 |
|
原子層沉積技術有助推動半導體製程微縮 (2025.02.08)
隨著半導體製程技術的持續進步，晶片微縮已達到物理極限，傳統的光刻技術面臨挑戰。在此背景下，原子層沉積（Atomic Layer Deposition，ALD）技術因其薄膜沉積精度，成為推動半導體微縮的關鍵技術之一 |
|
台積電發表N2製程技術 2奈米晶片效能再升級 (2024.12.16)
台積電本週於舊金山舉行的IEEE國際電子元件會議(IEDM)上，發表了其下一代名為N2的2奈米電晶體技術，也是台積電全新的電晶體架構－環繞閘極(GAA)或奈米片（NanoSheet）。目前包含三星也擁有生產類似電晶體的製程，英特爾和台積電，以及日本的Rapidus都預計在2025年開始量產 |
|
研究：2024年前三季全球晶圓製造設備市場成長3% 記憶體成核心驅動力 (2024.11.26)
根據Counterpoint Research最新數據顯示，2024年前三季全球前五大晶圓製造設備（WFE）廠商的總營收年增3%，其中記憶體市場需求的強勁拉動成為關鍵推手，特別是高頻寬記憶體（HBM）和DRAM的需求大幅提升 |
|
跨過半導體極限高牆 奈米片推動摩爾定律發展 (2024.08.21)
奈米片技術在推動摩爾定律的進一步發展中扮演著關鍵角色。
儘管面臨圖案化與蝕刻、熱處理、材料選擇和短通道效應等挑戰，
然而，透過先進的技術和創新，這些挑戰正在逐步被克服 |
|
從應用端看各類記憶體的機會與挑戰 (2024.07.02)
各類記憶體在不同領域也就各具優勢和挑戰。隨著技術的進步和應用需求的多樣化，記憶體技術將向更高性能、更低功耗和更大容量的方向發展，也會有各類同質或異質性記憶體整合的平台，來提供更加完善的解決方案 |
|
高速運算平台記憶體爭霸 (2024.07.02)
各類AI應用的市場需求龐大，各種記憶體的競爭也異常的激烈，不斷地開發更新產品，降低成本，企圖向上向下擴大應用，只有隨時保持容量、速度與可靠度的優勢才是王道 |
|
聯電首推22eHV平台促進下世代智慧型手機顯示器應用 (2024.06.21)
聯華電子新推出22奈米嵌入式高壓（eHV）技術平台，為先進的顯示器驅動晶片解決方案，推動未來高階智慧型手機和移動裝置顯示器的發展。22eHV平台具有電源高效能，，協助客戶開發體積更小、效能更高的顯示器驅動晶片，為行動裝置製造商提高產品電池壽命，同時提供最佳化的視覺體驗 |
|
新一代4D成像雷達實現高性能 (2024.04.16)
近年來，汽車雷達市場一直需要平衡性能和成本的入門級汽車成像雷達解決方案。 |
|
AMD為成本敏感型邊緣應用打造Spartan UltraScale+產品系列 (2024.03.06)
AMD擴展FPGA市場，推出AMD Spartan UltraScale+ FPGA產品系列，此為其FPGA和自行調適系統單晶片（SoC）產品組合的最新成員。Spartan UltraScale+元件為邊緣的各種I/O密集型應用提供成本效益與能源效率，在基於28奈米及以下製程技術的FPGA領域帶來I/O邏輯單元高比率，總功耗較前代產品降低高達30%，同時配備強化安全功能組合 |
|
imec創新ADC架構 鎖定高速有線傳輸應用 (2024.02.22)
於本周舉行的2024年國際固態電路會議（ISSCC）上，比利時微電子研究中心（imec）發表了一套類比數位轉換器（ADC）的突破性架構，為全新一代的類比數位轉換器（ADC）奠定基礎 |
|
聯電和英特爾宣布合作開發12奈米製程平台 (2024.01.26)
為了追求具成本效益的產能擴張，以及關鍵技術節點升級策略，擴展供應鏈的韌性。聯華電子和英特爾共同宣佈，雙方將合作開發12奈米FinFET製程平台，以因應行動、通訊基礎建設和網路等市場的快速成長 |
|
創意採Cadence Integrity 3D-IC平台 實現3D FinFET 製程晶片設計 (2024.01.14)
益華電腦（Cadence）宣布，其Cadence Integrity 3D-IC 平台獲創意電子採用，並已成功用於先進 FinFET 製程上實現複雜的 3D 堆疊晶片設計，並完成投片。
該設計採Cadence Integrity 3D-IC 平台，於覆晶接合（flip-chip）封裝的晶圓堆疊 (WoW) 結構上實現Memory-on-Logic 三維芯片堆疊配置 |
|
是德、新思與Ansys推出台積電4nm RF FinFET製程參考流程 (2023.10.05)
是德科技、新思科技和宣布，為台積電最先進的4奈米射頻FinFET製程技術TSMC N4P RF，推出全新的參考設計流程。此參考流程基於Synopsys客製化設計系列家族 (Synopsys Custom Design Family)，並整合了Ansys多物理平台，為尋求具有更高預測準確度和生產力的開放式射頻設計環境的客戶，提供完整的射頻設計解決方案 |
|
晶背供電技術的DTCO設計方案 (2023.08.11)
比利時微電子研究中心（imec）於本文攜手矽智財公司Arm，介紹一種展示特定晶背供電網路設計的設計技術協同優化（DTCO）方案，其中採用了奈米矽穿孔及埋入式電源軌來進行晶背佈線 |
