如何設計/優化/測試多通道高速介面接收端與發射端訊號品質

如何設計/優化/測試多通道高速介面接收端與發射端訊號品質
閱覽人次:9182

【課程簡介】：
     隨著5G通訊技術的普及，電子裝置與系統的複雜性和資料速率不斷升高，工程師在測試這些裝置時面臨著更多
     的挑戰。當資料速率較低時，單通道測試即可滿足要求。但如果資料速率較高，工程師可能會遇到各式各樣的
     串擾，抖動等問題。因此，在處理不同干擾源和干擾信號應用時，多通道測試就變得十分重要。本次線上研討
     會您將學習到從如何優化&測試高速通訊數位鏈路的接收機，發射機的訊號品質並達成Error-Free 的目標。

●【誰適合參加此次線上研討會】
     晶片設計實體層信號系統驗證、訊號品質驗證工程、訊號模擬工程、系統應用、失效分析與AE/FAE等部門。

●活動名稱：
     ●基礎高速多通道數位鏈路Error-Free 設計概念介紹
     ●如何確保Error-Free在高速鏈路系統中 : 誤碼測試
     ●影響誤碼率及其相應測試設置的主要因素：
     -發射端(Transmitter)
     -通道(Channel)
     -接收端(Receiver)
     ●誤碼測試的應用案例
     Applications for bit error rate testing :
     -Display Port and eDisplay Port
     -DDR5
     -PCI Express
     -PAM4

●活動時間：
     2020年11月03日(二)上午10:30～11:45（研討會60分鐘、會後15分鐘QA）

●主講人：Steven Chiang 資深產品應用經理
     ●Steven Chiang 是一位高速訊號測試專家，在SerDes產品的測試與驗證方面擁有超過15年的經驗，如PCIe、高
     速SerDes以及MIPI的C-PHY與D-PHY。作為一名應用工程師，他接觸過各種高速介面的測試場景，對於物理層的
     相關設計驗證與測試挑戰，已經累積出許多非常有價值的專業經驗，也協助許多客戶成功的開發高速介面產品
     和完成各項相關的功能測試驗證。

【課程費用】： 此為免費課程

相關課程

05/13 清晰通話輕而易舉以SigmaDSP實現AEC聲學迴聲消除

聲學迴聲消除（AEC）目的是用來消除信號中的迴聲、混響和雜訊等干擾。當聲音從遠端輸入，將被同步發送到DSP路徑和聲學路徑上。聲學路徑包括一個揚聲器、一個聲學環境和一個將信號收回DSP的麥克風

活動時間: 2021年05月13日 (四)14:00~15:00 (詳細內容)

09/22 千兆位元鏈路的自動化驗證方案！

對千兆（Gigabit）SerDes的信道進行佈線後驗證，是一項具有挑戰性但也是必要的任務，因為即使是最詳細的預先佈局模擬研究和佈線指南也不能預測一切。滿足詳細佈線要求的設計，仍然可能會由於不連續和不可預期的諧振而導致失敗

活動時間: 2020年09月22日 (二)
14:00 – 15:00（不含會後15分鐘QA） (詳細內容)

09/10 ModelSim Essential ++ ModelSim 應用進階

掌握ModelSim 高效率完成FPGA整體設計驗證隨著今日FPGA的應用日漸廣泛，FPGA的容量和功能持續增加，FPGA驗證方法和工具已經變得越來越重要了，而FPGA驗證的複雜性，使得工程師必須有專業的驗證團隊，並使用專業的驗證工具

活動時間: 2020年09月10日 (四)
10:30 – 11:35（研討會65分鐘、會後15分鐘QA） (詳細內容)

09/01 電源設計關鍵環節深度聚焦電路佈線細節

在前面幾場的活動中，已經將電源設計從基本概念到設計佈線都完整的一一解說。那麼，如何依據這些設計原則，真正的著手設計出一個符合使用需要的電源電路設計，就非常重要了

活動時間: 2020年09月01日 (二)
09:58 – 11:00（含會後30分鐘QA） (詳細內容)

08/27 開關電源一體化解決方案！

電子系統設計的發展速度可說是日進千里。為設計師帶來的挑戰，就是越來越多電子系統的設計需要考慮「類比信號」、「高速信號」和「EMC」等問題，否則將無法快速、正確地設計出成功的電子產品

活動時間: 2020年08月27日 (四)
10:30 – 11:35（研討會65分鐘、會後15分鐘QA） (詳細內容)