 |
為新一代永續應用設計馬達編碼器 (2023.11.27)
本文說明如何使編碼器的解析度、精度和可重複性規格，與馬達和機器人系統規格相互匹配，以及設備健康監測、邊緣智慧、穩定可靠的檢測和高速連接如何支援未來的編碼器設計 |
 |
AIoT以Arm架構建立 推動實體與數位緊密互動 (2023.11.23)
儘管生成式人工智慧及大型語言模型已成為各界關注焦點，但許多人並不了解人工智慧技術早已廣泛部署於嵌入式裝置，影響著居家、城市及產業的諸多應用：也就是所謂的人工智慧物聯網（AIoT），它正是以 Arm 架構所建構 |
|
瑞昱採用Cadence Tempus時序方案 完成N12製程晶片設計 (2023.11.08)
益華電腦(Cadence Design Systems, Inc.）宣布，全球頂尖的網路與多媒體晶片大廠瑞昱半導體成功使用Cadence Tempus時序解決方案，完成N12高效能CPU核心簽核任務，同時大幅提升功耗、效能和面積 (PPA) |
|
AI助攻晶片製造 (2023.07.24)
勤業眾信指出，2023年需特別關注的趨勢之一，是AI設計未來晶片。2023年全球半導體市場預估產值將達6,600億美元，AI不僅帶來經濟規模，還能協助晶片製造商突破摩爾定律邊界，節省時間與金錢 |
|
ST：內部擴產與製造外包並進 全盤掌控半導體供應鏈 (2023.05.18)
技術研發和製造策略是ST達成營收目標的關鍵要素之一。透過不斷投資具有競爭力的專利技術，擴大內部產能，輔之以外包加工。這是ST在半導體策略上的致勝關鍵。 |
|
英飛凌ToF影像感測器助力DREAME掃拖機器人 (2022.11.07)
追覓（Dreame）近期推出全新掃拖機器人Dreame Bot W10 Pro，這款智慧型掃拖機器人的攝影機搭載了由英飛凌與pmdtechnologies共同開發的REAL3飛時測距（ToF）影像感測器。ToF影像感測器可協助服務機器人及掃拖機器人實現智慧導航、3D環境測繪以及出色的避障功能 |
|
西門子與聯電合作開發3D IC hybrid-bonding流程 (2022.09.30)
西門子數位化工業軟體近日與聯華電子（UMC）合作，為聯華電子的晶圓對晶圓堆疊（wafer-on-wafer）及晶片對晶圓堆疊（chip-on-wafer）技術提供新的多晶片 3D IC 規劃、組裝驗證，以及寄生參數萃取（PEX）工作流程 |
|
R&S和聯發科合作對5G LBS Release 16功能進行驗證 (2022.07.11)
Rohde & Schwarz和聯發科成功驗證了3GPP Release 16中定義的5G NR新位置服務(LBS)功能。這些功能不僅可以改善緊急呼叫者的定位精度，還能在戶內戶外的挑戰環境中支援即將到來的基於衛星和地面技術的LBS相關用例 |
|
Vayyar選擇proteanTecs可預測晶片分析提高車輛安全度 (2022.06.29)
Vayyar Imaging汽車4D影像系統單晶片雷達，選擇使用proteanTecs公司的完整晶片生命週期分析。藉由proteanTecs持續的可靠性及性能監控深度數據，為汽車製造商強化其多功能晶片性能 |
|
CEVA擴展感測器融合產品線 推出高精度感測器中樞MCU (2022.06.21)
CEVA擴展感測器融合產品系列，推出一款高性能和低功耗的感測器中樞MCU產品FSP201，可為運動追蹤、航向和方向檢測提供精準的感測器融合功能。FSP201非常適合使用感測器融合技術的消費性機器人和其他新興智慧裝置，包括 XR 眼鏡、3D 音訊耳機以及物聯網和元宇宙中廣泛的6軸運動應用 |
|
愛德萬測試瞄準非揮發快閃記憶體IC 推出高產能測試方案 (2021.11.30)
愛德萬測試 (Advantest Corporation) 推出針對NAND快閃記憶體之最新高產能記憶體測試機，在進行晶片功能測試的同時，亦提供高精確度的時序、可重複性與錯誤偵測。藉由比前代提高5倍以上的資料傳輸速度，最新設計的T5221系統不僅能提升生產效率，還能降低晶圓測試、內建自我測試 (BIST) 以及晶圓級預燒 (WLBI) 的測試成本 |
|
工研院與英國牛津儀器合作 推進半導體先進量測 (2021.11.02)
經濟部技術處，協同英國在臺辦事處，共同促成工研院與英國牛津儀器(Oxford Instruments)合作，簽屬前瞻半導體量測技術聯合實驗室合作備忘錄，規劃整合工研院與牛津儀器的共同研發能量，布局下世代半導體檢測實力 |
|
與雲端協同 AI邊緣運算落地前需克服四關鍵 (2021.10.26)
越來越多資料在生產現場產生，對於資料即時處理與分析的需求變高，因此越來越多產業看重IT應用，如邊緣運算（Edge Computing）以及結合AI的AIoT，隨著5G專網出線，COVID-19加速數位化腳步，邊緣運算一躍成為企業戰略要角 |
|
宜特IC電路修補能力 突破5奈米製程 (2021.07.06)
宜特今(7/6)宣佈，其IC晶片FIB電路修補技術達5奈米(nm)製程。這是從2018年首度完成7奈米(nm)製程的樣品後，再次挑戰更先進製程的電路修補，並成功的完成挑戰，協助客戶進行晶片性能優化，加速產品上市 |
|
能耗個個擊破 5G與AI的節能之戰 (2020.12.08)
5G強調更快速度、更低延遲、更多連結數，這些特點將引爆更多應用。在未來世界，除了佈局CPU 效能以外，值得再多關注AI 與機器學習的表現。而節能議題與能源效率，更是發展過程的重中之重 |
|
掃除導熱陰霾 拉近IC與AI的距離 (2020.09.03)
不論是處理器或終端應用晶片，都面臨散熱的嚴峻挑戰，未來晶片設計也顯現高度整合與智慧化的發展趨勢。 |
|
新思與台積電及微軟合作 在雲端環境提供可擴展時序簽核流程 (2020.06.29)
新思科技(Synopsys)宣佈與台積電(TSMC)和微軟(Microsoft)合作完成用於雲端環境、具備開創性與高度可擴展性的時序簽核流程(timing signoff flow)。這項長達數個月、集合三方合作夥伴的大規模合作案，有效加速新一代系統單晶片(SoCs)的簽核路徑(path) |
|
Mentor Calibre和Analog FastSPICE平台 通過台積電最新製程認證 (2020.05.26)
Mentor（西門子旗下子公司）近期宣佈，該公司的多項IC設計工具已獲得台積電領先業界的N5和N6製程技術認證。此外，Mentor與台積電的合作關係已擴展到先進封裝技術，可進一步利用Mentor Calibre平台的3DSTACK封裝技術來支援台積電的先進封裝平台 |
|
5G與AI驅動更先進的扇出級封裝技術（一） (2020.05.04)
封裝技術在新一代研發過程當中，將需要面對高頻和高度的挑戰。 |
|
面對FO-WLP/PLP新製程技術的挑戰與問題 (2020.01.15)
隨著半導體製程技術的發展接近臨界限制，使得對於技術發展的方向，不得不朝向更高性能和更高密度的封裝進行開發，半導體封裝技術所扮演的地位和的作用性將會越來越大 |
