 |
台积电2奈米良率提前破70% (2026.01.01)
根据产业调查显示，台积电位於新竹宝山厂区的2奈米（N2）制程，试产良率已正式突破70%的大关。这一数据不仅远超市场原先预期，更象徵着台积电在与三星、Intel 的次世代制程竞赛中，已取得决定性的领先优势 |
|
2 奈米世代良率决胜负 台积电拉开与三星的关键差距 (2025.12.24)
随着 2026年智慧型手机与AI晶片迈入2 奈米（nm）元年，先进制程竞赛全面升温。供应链最新动向显示，台积电位於新竹宝山与高雄的2奈米产线，在量产前夕即被核心客户全面预订，2026年产能几近售罄 |
|
全球晶圆代工竞争激烈 联电以成熟制程与封装策略突围 (2025.09.16)
联华电子於今（2025）年8月份内部自行结算之合并营收约新台币 191.6 亿元，比去年同期减少约 7.20%。这显示在全球半导体供需、价格与成本压力加剧的情况下，联电也受到影响 |
|
台积电2奈米制程进入量产倒数阶段 AI与HPC驱动需求暴增 (2025.07.31)
台积电已证实其 2 奈米（N2）制程已进入试产後期阶段，并预定於 2025 年下半年正式量产（high?volume production, HVM）。董事长魏哲家强调，N2 制程量产与 3 奈米节点曲线类似，加上单价较高，预期此节点将为公司带来更显着的获利提升 |
 |
xPU能效进化论 每瓦特算力成为AI时代新价值 (2025.05.07)
半导体产业必须重新定义「效能」：不再仅以每秒浮点运算次数（FLOPS）比较，而以每瓦特浮点运算（FLOPS/W）为核心指标。本文将从制程微缩、先进封装、架构革新三个维度，深入剖析xPU的节能技术路线 |
|
2奈米制程竞争 台积电稳步向前或芒刺在背? (2025.03.03)
在半导体制程技术的竞赛中，2奈米制程成为各大厂商争夺的下一个重要里程碑。台积电（TSMC）正在积极研发2奈米制程，於2024年开始试产，并计画於2025年实现量产。台积电将在2奈米节点引入GAA（环绕栅极）奈米片晶体管技术，这是从传统的FinFET转向新一代晶体管架构的重大转变 |
|
原子层沉积技术有助推动半导体制程微缩 (2025.02.08)
随着半导体制程技术的持续进步，晶片微缩已达到物理极限，传统的光刻技术面临挑战。在此背景下，原子层沉积（Atomic Layer Deposition，ALD）技术因其薄膜沉积精度，成为推动半导体微缩的关键技术之一 |
|
台积电发表N2制程技术 2奈米晶片效能再升级 (2024.12.16)
台积电本周於旧金山举行的IEEE国际电子元件会议(IEDM)上，发表了其下一代名为N2的2奈米电晶体技术，也是台积电全新的电晶体架构━环绕闸极(GAA)或奈米片（NanoSheet）。目前包含三星也拥有生产类似电晶体的制程，英特尔和台积电，以及日本的Rapidus都预计在2025年开始量产 |
|
研究：2024年前三季全球晶圆制造设备市场成长3% 记忆体需求成核心驱动力 (2024.11.26)
根据Counterpoint Research最新数据显示，2024年前三季全球前五大晶圆制造设备（WFE）厂商的总营收年增3%，其中记忆体市场需求的强劲拉动成为关键推手，特别是高频宽记忆体（HBM）和DRAM的需求大幅提升 |
|
跨过半导体极限高墙 奈米片推动摩尔定律发展 (2024.08.21)
奈米片技术在推动摩尔定律的进一步发展中扮演着关键角色。
尽管面临图案化与蚀刻、热处理、材料选择和短通道效应等挑战，
然而，透过先进的技术和创新，这些挑战正在逐步被克服 |
|
从应用端看各类记忆体的机会与挑战 (2024.07.02)
各类记忆体在不同领域也就各具优势和挑战。随着技术的进步和应用需求的多样化，记忆体技术将向更高性能、更低功耗和更大容量的方向发展，也会有各类同质或异质性记忆体整合的平台，来提供更加完善的解决方案 |
|
高速运算平台记忆体争霸 (2024.07.02)
各类AI应用的市场需求庞大，各种记忆体的竞争也异常的激烈，不断地开发更新产品，降低成本，企图向上向下扩大应用，只有随时保持容量、速度与可靠度的优势才是王道 |
|
联电首推22eHV平台促进下世代智慧型手机显示器应用 (2024.06.21)
联华电子新推出22奈米嵌入式高压（eHV）技术平台，为先进的显示器驱动晶片解决方案，推动未来高阶智慧型手机和移动装置显示器的发展。22eHV平台具有电源高效能，，协助客户开发体积更小、效能更高的显示器驱动晶片，为行动装置制造商提高产品电池寿命，同时提供最隹化的视觉体验 |
|
新一代4D成像雷达实现高性能 (2024.04.16)
近年来，汽车雷达市场一直需要平衡性能和成本的入门级汽车成像雷达解决方案。 |
|
AMD为成本敏感型边缘应用打造Spartan UltraScale+产品系列 (2024.03.06)
AMD扩展FPGA市场，推出AMD Spartan UltraScale+ FPGA产品系列，此为其FPGA和自行调适系统单晶片（SoC）产品组合的最新成员。Spartan UltraScale+元件为边缘的各种I/O密集型应用提供成本效益与能源效率，在基於28奈米及以下制程技术的FPGA领域带来I/O逻辑单元高比率，总功耗较前代产品降低高达30%，同时配备强化安全功能组合 |
|
imec创新ADC架构 锁定高速有线传输应用 (2024.02.22)
於本周举行的2024年国际固态电路会议（ISSCC）上，比利时微电子研究中心（imec）发表了一套类比数位转换器（ADC）的突破性架构，为全新一代的类比数位转换器（ADC）奠定基础 |
|
联电和英特尔宣布合作开发12奈米制程平台 (2024.01.26)
为了追求具成本效益的产能扩张，以及关键技术节点升级策略，扩展供应链的韧性。联华电子和英特尔共同宣布，双方将合作开发12奈米FinFET制程平台，以因应行动、通讯基础建设和网路等市场的快速成长 |
|
创意采Cadence Integrity 3D-IC平台 实现3D FinFET 制程晶片设计 (2024.01.14)
益华电脑（Cadence）宣布，其Cadence Integrity 3D-IC 平台获创意电子采用，并已成功用於先进 FinFET 制程上实现复杂的 3D 堆叠晶片设计，并完成投片。
该设计采Cadence Integrity 3D-IC 平台，於覆晶接合（flip-chip）封装的晶圆堆叠 (WoW) 结构上实现Memory-on-Logic 三维芯片堆叠配置 |
|
是德、新思与Ansys推出台积电4nm RF FinFET制程叁考流程 (2023.10.05)
是德科技、新思科技和宣布，为台积电最先进的4奈米射频FinFET制程技术TSMC N4P RF，推出全新的叁考设计流程。此叁考流程基於Synopsys客制化设计系列家族 (Synopsys Custom Design Family)，并整合了Ansys多物理平台，为寻求具有更高预测准确度和生产力的开放式射频设计环境的客户，提供完整的射频设计解决方案 |
|
晶背供电技术的DTCO设计方案 (2023.08.11)
比利时微电子研究中心（imec）于本文携手矽智财公司Arm，介绍一种展示特定晶背供电网路设计的设计技术协同优化（DTCO）方案，其中采用了奈米矽穿孔及埋入式电源轨来进行晶背布线 |
