 |
是德Chiplet PHY Designer可模拟支援UCIe标准之D2D至D2D实体层IP (2024.02.05)
是德科技（Keysight）推出Chiplet PHY Designer，这是该公司高速数位设计与模拟工具系列的最新成员，提供晶粒间（D2D）互连模拟功能，可对业界称为小晶片（Chiplet）之异质和3D积体电路设计的效能进行全面验证 |
|
Silicon Labs以全新8位元MCU系列产品扩展MCU平台 (2023.11.15)
Silicon Labs(芯科科技)推出全新8位元微控制器(MCU)系列产品，该系列MCU针对价格和性能而优化，进一步扩展了Silicon Labs强大的MCU开发平台。
全新8位元MCU与32位元PG2x系列MCU共用同一开发平台，即Silicon Labs的Simplicity Studio，该平台包含编译器、整合式开发环境和配置器等所有必要工具 |
|
Arm Tech Symposia 2023开展 期在AI时代因应挑战创造机会 (2023.11.01)
Arm Tech Symposia 2023（2023 Arm 科技论坛）於台北盛大展开，为巡??亚太区七大城市的系列活动揭开序幕。
今年扩大举办的 Arm 科技论坛，承继【The Future is Built on Arm】的主题，汇集 Arm 国内外的技术专家与生态系统夥伴集聚一堂，并邀集知名产业领袖共襄盛举，期待就次世代运算技术的发展与全面的解决方案进行广泛的交流 |
|
Arm全面设计借助生态系力量拥抱客制晶片时代 (2023.10.18)
Arm 推出 Arm 全面设计（Arm Total Design），此一生态系将致力於顺畅的提供采用Neoverse 运算子系统（CSS）的客制化系统单晶片（SoC）。Arm 全面设计结合了包括特殊应用IC （ASIC）设计公司、IP 供应商、电子设计自动化（EDA）工具供应商、晶圆厂与韧体开发商等业界领导企业，以加速并简化 Neoverse CSS 架构系统的开发作业 |
|
Cadence：未来晶片设计是SiP的时代 多物理模拟是关键 (2022.09.01)
益华电脑（Cadence Design System）执行长Anirudh Devgan，今日(9/1)在台湾用户大会「Cadence LIVE Taiwan」上指出，未来的晶片设计是SiP（系统级封装）的时代，尤其是在小晶片（Chiplet）和3D IC问世之後，SiP将会是未来最重要的晶片制造技术 |
|
Cadence发表业界首款小晶片和先进封装3DIC平台 加速系统创新 (2021.10.13)
Cadence Design Systems今天宣布，正式推出CadenceO Integrity 3D-IC平台，为业界首个全面、高容量的3D-IC平台，将设计规划、实现和系统分析，整合在单个且统一的管理介面上。此一整合型3D-IC平台，可支援Cadence第三代3D-IC解决方案，通过热完整性、功率和静态时序分析能力，提供以系统级PPA表现，使之在单一小晶片(chiplets)中发挥效能 |
|
AMD推动高效能运算产业发展 首款3D chiplet应用亮相 (2021.06.18)
AMD展示了最新的运算与绘图技术创新成果，以加速推动高效能运算产业体系的发展，涵盖游戏、PC以及资料中心。 AMD总裁暨执行长苏姿丰博士发表AMD在高效能运算的最新突破 |
|
Chiplet小晶片将考验IC设计的跨领域整合能力 (2021.05.09)
「Chiplet」这个名词第一次出现的时候，对於我们这些非英语系的国家来说，实在有点摸不着边际，不仅是因为从没见过这个英文单字，更是因为这样的晶片设计概念也没在脑海里存在过，所以一片雾蒙蒙的，很难把它真的放在心上 |
 |
小晶片Chiplet囹什麽？ (2021.05.03)
随着元件尺寸越接近摩尔定律物理极限，晶片微缩的难度就越高，要让晶片设计保持小体积、高效能，除了持续发展先进制程，也要着手改进晶片架构(封装)，让晶片堆叠从单层转向多层 |
|
2021 VLSI台湾供应链优势再现 实现记忆体内运算与AI创新 (2021.04.20)
2021国际超大型积体电路技术研讨会（VLSI）是台湾半导体产业的年度盛事，今（20）日在经济部技术处的支持下顺利登场，今年焦点落在目前市场最热门的AI晶片、新兴记忆体、小晶片（chiplet）系统、量子电脑、半导体材料、生物医学电子等最新技术进展 |
OASIS是一个非营利的机构，其作用在于发展、整合，以及统一世界各地电子商业所需要的专用标准。OASIS并制定出全球电子商业的安全标准、网络服务、XML的标准、全球商业的流通，以及电子业的出版。
