账号:
密码:
CTIMES / 益華電腦
科技
典故
从单一控制到整合应用──浅论芯片组的发展历程

高度整合的芯片组不过是这几年才发生的事,如果说CPU是计算机的脑部,Chipsets就可算是计算机的心脏了。
EDA赛事开锣 Mentor与Cadence彼此较劲 (2006.08.16)
EDA三大厂商在台湾形成三足鼎立的局面,而最近彼此动作频频,相互较劲意味浓厚,Mentor Graphics正式宣布在台成立研发中心外,Cadence也不甘示弱,与瑞昱合作,瑞昱是设计和开发通讯网络、计算机外设和多媒体应用领域IC设计厂商
益华计算机- EDA 101 你的第一堂EDA课 (2006.07.04)
妳知道你的电子产品里头就向组织完整的一座城市吗? IC设计流程有哪些步骤吗? 和设计师谈话总是有听没有懂吗? 抽个空过来充充电吧!
益华计算机- EDA 101 你的第一堂EDA课 (2006.07.04)
妳知道你的电子产品里头就向组织完整的一座城市吗? IC设计流程有哪些步骤吗? 和设计师谈话总是有听没有懂吗? 抽个空过来充充电吧!
提升服务器市占率,升阳与益华合作 (2006.01.16)
为了拉抬市占率偏低的AMD Opteron-based x86服务器Sun Fire,升阳找上了EDA软件厂商益华计算机,益华将在Solaris 10 操作系统平台上提供60余种应用程序,例如集成电路的设计等。双方合作后对用户的最大好处,是自此后用户将可免去在软件兼容性、效能,及时效架设、测试方面的投资
CADENCE、IBM以及RISING共同合作 (2005.02.19)
Cadence益华计算机与广晟微电子公司(Rising Microelectronics)宣布广晟微电子的SCDMA/GSM 双模式 (1.8GHz SCDMA 及 900MHz GSM) 射频收发(transceiver) IC已经开始进行送样 (sampling)。这款收发IC是以Cadence Virtuoso 客制化设计及Encounter数字IC 设计平台所设计,并采用IBM最先进的0.18um BiCMOS 7WL制程,而其制程设计套件(PDK)则是IBM针对Virtuoso技术所进行开发与验证
联电与Cadence合作数字设计参考流程 (2004.09.09)
联华电子与益华计算机(Cadence)共同宣布,针对以0.13微米及以下制程所设计的系统单芯片,合作推出数字设计参考流程。此设计参考流程所采用的IP组件库与内存,系来自于提供硅验证IP与ASIC设计服务的智原科技(Faraday Technology Corporation)
益华计算机为Stretch设计software configurable (2004.09.04)
益华计算机宣布该公司协助了Stretch 公司设计一颗software configurable高效能处理器,达成上市时程目标。Stretch藉由Cadence益华计算机数字IC设计流程与台积电(TSMC)的设计组件数据库,改善效能并降低设计风险,以保证最佳的硅晶圆质量(Quality of Silicon - QoS)
富士通与益华计算机建立全球合作关系 (2004.08.16)
富士通(Fujitsu)与Cadence益华计算机日本分公司宣布签订全球合作关系之协议,双方将共创先进系统单芯片(System-on-Chip)的设计环境。依照此协议所建构的设计环境,进一步因应先进SoC开发新设计方法的需求
IEEE为统一新EDA语言 成立专门工作组 (2004.07.22)
IEEE日前宣布,爲了统一目前正在开发Verilog-HDL(IEEE 1364)下一版本的2项活动、即“IEEE 1364升级版(IEEE P1364)”与“SystemVerilog(IEEE P1800)”,已在IEEE标准委员会(IEEE-SA)Corporate Initiative中成立了专门工作组
Cadence推出Allegro Design Workbench新软件套件 (2004.07.07)
益华计算机发表Cadence Allegro新产品系列Allegro Design Workbench软件套件,这项系统整合设计平台运用了MatrixOne的产品生命周期管理技术,可以提升工程生产力达百分之五十。藉由Cadence益华计算机与MatrixOne联盟,整个设计链中的设计工程师们均可运用Allegro Design Workbench整合技术
益华计算机与COWARE合作推出系统级设计验证方案 (2004.06.09)
益华计算机与CoWare共同宣布针对复杂的系统单芯片设计,推出可涵盖电子系统层级之设计验证作业的全套整合性流程。这套ESL设计验证解决方案,可使客户获得系统层级设计技术,同时让验证作业的时间缩短50%
Silicon Image采用Neolinear的快速模拟设计流程 (2004.04.06)
Cadence所代理的Neolinear公司宣布Silicon Image采用Neolinear的快速模拟设计(Rapid Analog Design - RAD)流程,以便让其模拟和混合讯号硅智财(IP)可以针对不同制程被重复使用。Silicon Image是多样化数字媒介安全传输及储存作业的领导性供货商
Cadence益华计算机优化Virtuoso平台 (2004.03.01)
Cadence益华计算机宣布已经对Virtuoso客制化设计平台进行优化,新增芯片整合流程,并搭配最新版的Virtuoso Chip Editor。结合这些解决方案之后,设计人员就可以从整个客制化的角度,而跨越模拟、客制数字、射频、内存/数组,以及数字标准组件(standard cell)等多个设计领域,进行全尺寸实体整合的作业
Cadence与ARM携手达成重要里程碑 (2004.02.19)
Cadence益华计算机与工业界16/32位嵌入式RISC处理器解决方案的厂商–ARM(安谋国际),宣布推出加入了Encounter RTL Compiler合成功能的更新版ARM-Cadence Encounter参考设计方法。这是ARM与Cadence益华计算机建立设计链合作关系的第一年中,所达成的一项重要的里程碑
Neolinear之NeoCircuit技术获工研院采用 (2004.02.16)
Neolinear日前宣布工业技术研究院系统芯片技术发展中心(STC/ITRI)采用NeoCircuit以进行模拟、混合讯号、射频等客制化集成电路设计之工作。 工研院系统芯片技术发展中心(SoC Technology Center)组长,马金沟博士表示:工研院参与台湾硅导计划(Si-SOFT),负责找出最佳的EDA技术,为台湾的产业界建立一套参考设计流程
Cadence:Fire&Ice QXC通过TSMC Nexsys 90奈米技术验证 (2004.02.02)
Cadence益华计算机宣布其Fire & Ice QXC已经通过在台湾集成电路(TSMC)Nexsys 90奈米技术上之验证。 Cadence表示,这项评估作业的结果显示Fire & Ice QXC是一个精确的全芯片萃取器,可以计算出90奈米设计中的In-Die Process Variations
Cadence益华计算机宣布并购Q Design Automation (2004.01.28)
Cadence益华计算机宣布并购Q Design Automation。Q Design Automation是一家提供IC布局转移及优化创新解决方案的领导性供货商(IC布局转移及优化为目前各种设计中最主要之瓶颈之一)
Cadence:中国IC设计训练计划开始推动 (2003.12.12)
益华计算机(Cadence)日前与中国教育部签订了一项具指针性意义的合作备忘录,预计在中国推动第一个国家型IC设计训练计划,为中国的国家型IC设计人才培训计划规划出基础架构
Cadence:NanoRoute已完成100件IC设计案例 (2003.11.13)
益华计算机(Cadence)日前表示,该公司Encounter数字IC设计平台的核心部分-NanoRoute绕线器,已经协助完成第一百套的IC设计成功案例。Cadence表示,从十八个月前产出第一套光罩以来,NanoRoute就一直被应用在微处理器、网络、绘图、电信通讯及其他各种设计的ASIC/ASSP和COT设计方法中
CADENCE SOC ENCOUNTER获创意采用 (2003.08.08)
益华计算机(Cadence)日前指出,创意电子已采用Cadence之SOC Encounter作为其数字IC设计平台,协助其解决其客户设计服务中的各种奈米尺寸设计挑战–尤其是虚拟原型设计、绕线、讯号完整性,以及频率收敛等问题

  十大热门新闻
1 AI与云端平台正在改变EDA设计流程
2 创意电子采用Cadence数位设计实现与签核流程 完成AI及HPC应用的先进制程设计
3 Cadence提出热电偕同模拟系统分析 面对3D IC挑战
4 Cadence与博通扩大5nm及7nm设计合作

AD

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw