 |
PCIe 8.0草案正式發布 加速AI與光學互連布局 (2026.05.11)
PCI-SIG主席Al Yanes在日前的開發者大會上正式宣布，PCIe 8.0規格的Draft 0.5版本已經釋出，象徵傳輸速率將要邁向256GT/s的新高度。此外大會也更新了PCIe 7.0標準、CopprLink電纜規範及光學感知架構(Optical Aware Retimer)的落地資訊，進一步將PCIe技術從傳統的板載匯流排，轉型為支撐大型AI集群的高性能互連生態系 |
|
串聯AI傳輸最後一哩 聚焦PCIe演進與CPO矽光量測挑戰 (2026.03.22)
隨著AI運算需求爆炸性成長，資料中心對傳輸需求也呈現指數級提升，傳統的連連技術也面臨新的瓶頸。在CTIMES主辦、思渤科技贊助的「串聯AI傳輸最後一哩」的東西講座中，業界專家便針對PCIe演進下的訊號完整性（SI）、共同封裝光學（CPO）伺服器架構，以及熱電耦合模擬自動化等三大核心議題進行深度解析 |
|
PCIe架構實現彈性記憶體擴充 協助邊緣AI高頻即時運算 (2026.02.24)
迎接5G通訊、AI 推論與即時資料處理等應用快速發展，邊緣系統必須同時面對傳輸延遲、流量波動與部署空間受限等多重挑戰；且因系統對記憶體容量與效能的需求持續攀升，卻受限於主機板設計，傳統 DIMM插槽數量逐漸成為記憶體擴充的瓶頸 |
 |
PCI-SIG：PCIe 8.0草案正式發布 光學互連將成為AI平台戰略核心 (2026.02.09)
生成式 AI、高效能運算與大規模資料中心對數據傳輸速度的渴求不斷攀升，PCI-SIG 副總裁 Richard Solomon 也來台揭示最新的技術藍圖，宣布 PCIe 8.0 規範首個草案正式發布，更強調光學互連（Optical Interconnect）將成為突破物理極限、支撐下一代 AI 平台的戰略核心 |
|
艾飛思科技：PCIe將邁入6.0落地、7.0啟動的新階段 (2026.02.05)
在生成式AI與加速運算需求帶動下，作為高效能運算系統核心互連介面的PCI Express（PCIe）正迎來關鍵轉折點。IPASS艾飛思科技（PCIe測試實驗室）執行長沈忠榮指出，2026年將是PCIe從「標準制定」走向「大規模落地」的重要一年，不僅PCIe 6.0可望正式定案，PCIe 7.0也已啟動前期工作，測試與驗證需求正快速升溫 |
|
艾飛思科技：PCIe將邁入6.0落地、7.0啟動的新階段 (2026.02.05)
在生成式AI與加速運算需求帶動下，作為高效能運算系統核心互連介面的PCI Express（PCIe）正迎來關鍵轉折點。IPASS艾飛思科技（PCIe測試實驗室）執行長沈忠榮指出，2026年將是PCIe從「標準制定」走向「大規模落地」的重要一年，不僅PCIe 6.0可望正式定案，PCIe 7.0也已啟動前期工作，測試與驗證需求正快速升溫 |
|
艾飛思與安立知合作完成PCIe 6.0 Retimer晶片測試 (2025.08.07)
在AI伺服器與資料中心高速發展的驅動下，高速介面測試的重要性與日俱增。近期，艾飛思科技（iPasslabs）成功採用Anritsu（安立知）訊號品質分析儀 MP1900A，取得PCI-SIG官方認證實驗室資格，正式提供全球PCI ExpressR (PCIe) 接收靈敏度等相容性測試服務，並與默升科技（Credo Technology）合作完成業界首例PCIe 6 |
|
PCIe 8.0規範正式啟動 頻寬翻倍1 TB為AI運算鋪路 (2025.08.05)
PCI-SIG今日正式宣布，將著手開發次世代的 PCI Express (PCIe) 8.0 規範。此新標準的數據傳輸速率將在PCIe 7.0的基礎上再次翻倍，達到驚人的256.0 GT/s，並計劃於2028年向其成員發布 |
|
PCIe 8.0規範正式啟動 頻寬翻倍1 TB為AI運算鋪路 (2025.08.05)
PCI-SIG今日正式宣布，將著手開發次世代的 PCI Express (PCIe) 8.0 規範。此新標準的數據傳輸速率將在PCIe 7.0的基礎上再次翻倍，達到驚人的256.0 GT/s，並計劃於2028年向其成員發布 |
|
AI推升PCIe高速傳輸需求 台灣及亞洲區首家官方認證實驗室落腳艾飛思 (2025.07.15)
近年來，生成式AI、高運算資料中心及雲端伺服器加速發展，其架構設計愈發複雜，然而，PCIe介面可以讓整個資料中心裡的晶片運算、記憶體、儲存等其資料數據串接為一體，PCIe已成為不可或缺的高速訊號傳輸介面之一 |
|
光纖PCIe時代來臨！PCI-SIG發布光學感知重定時器ECN (2025.06.12)
PCI-SIG今日宣布了一項全新的光學互連規範修訂，以提升PCI Express技術的效能。這項名為「光學感知重定時器工程變更通知 (ECN)」的修訂，將納入 PCIe 6.4規範和全新的PCIe 7.0規範中，引入一種基於PCIe重定時器的解決方案，為業界首次提供透過光纖實施PCIe技術的標準化途徑 |
|
光纖PCIe時代來臨！PCI-SIG發布光學感知重定時器ECN (2025.06.12)
PCI-SIG今日宣布了一項全新的光學互連規範修訂，以提升PCI Express技術的效能。這項名為「光學感知重定時器工程變更通知 (ECN)」的修訂，將納入 PCIe 6.4規範和全新的PCIe 7.0規範中，引入一種基於PCIe重定時器的解決方案，為業界首次提供透過光纖實施PCIe技術的標準化途徑 |
|
領先業界！宜特推出PCIe 6.0測試治具 支援OCP NIC 3.0非標準接口 (2025.06.11)
面對高速運算應用不斷推升的驗證挑戰，宜特今宣布(6/10)，領先業界，推出 OCP NIC 3.0 PCIe Gen6 測試治具，並同步提供完整測試解決方案，協助客戶搶佔新世代資料傳輸市場先機 |
|
領先業界！宜特推出PCIe 6.0測試治具 支援OCP NIC 3.0非標準接口 (2025.06.11)
面對高速運算應用不斷推升的驗證挑戰，宜特今宣布(6/10)，領先業界，推出 OCP NIC 3.0 PCIe Gen6 測試治具，並同步提供完整測試解決方案，協助客戶搶佔新世代資料傳輸市場先機 |
|
THine發表光學無DSP技術 實現1TB/s與2TB/s線性可插拔傳輸方案 (2025.03.18)
日本THine Electronics日前宣布，其光學無數位訊號處理器（DSP）技術「ZERO EYE SKEW」，已可用於1TB/s與2TB/s線性可插拔光學（LPO）解決方案，能夠在1.0TB/s時節省60%電力，或在2.0TB/s時節省80%電力，並降低90%延遲 |
|
THine發表光學無DSP技術 實現1TB/s與2TB/s線性可插拔傳輸方案 (2025.03.18)
日本THine Electronics日前宣布，其光學無數位訊號處理器（DSP）技術「ZERO EYE SKEW」，已可用於1TB/s與2TB/s線性可插拔光學（LPO）解決方案，能夠在1.0TB/s時節省60%電力，或在2.0TB/s時節省80%電力，並降低90%延遲 |
|
世邁科技：CXL介面加速推動伺服器AI運算效能革新 (2025.02.21)
CXL介面憑藉其高效能、低延遲和靈活的資源管理能力，正在成為數據中心、伺服器和AI運算領域的關鍵技術。隨著CXL 3.0的推出，其應用場景將進一步擴展，並在未來的高性能計算和AI領域發揮更大的作用 |
|
世邁科技：CXL介面加速推動伺服器AI運算效能革新 (2025.02.21)
CXL介面憑藉其高效能、低延遲和靈活的資源管理能力，正在成為數據中心、伺服器和AI運算領域的關鍵技術。隨著CXL 3.0的推出，其應用場景將進一步擴展，並在未來的高性能計算和AI領域發揮更大的作用 |
|
PCIe 6.0產品即將於年底面市 7.0 草案持續推進 (2025.02.18)
PCI-SIG副總裁Richard Solomon，今日在台北舉行的PCI-SIG Compliance Workshop上，針對PCIe標準的最新進度進行說明。他指出，PCIe 7.0 規格的 0.7 版草案已發佈，且預計PCIe 6.0 的 Integrators List將於2025年進行，而 PCIe 7.0 的Pre-FYI Testing 則預計在 2027 年進行 |
|
PCIe 6.0產品即將於年底面市 7.0 草案持續推進 (2025.02.18)
PCI-SIG副總裁Richard Solomon，今日在台北舉行的PCI-SIG Compliance Workshop上，針對PCIe標準的最新進度進行說明。他指出，PCIe 7.0 規格的 0.7 版草案已發佈，且預計PCIe 6.0 的 Integrators List將於2025年進行，而 PCIe 7.0 的Pre-FYI Testing 則預計在 2027 年進行 |
