搜尋

會員登入

搜尋

導覽

會員

迎战後量子威胁与缩短开发周期 FPGA迈向高安全与AI驱动

全球关键基础设施全面走向数位化,运算、通讯及工业系统的架构正迎来两大结构性变革:一是後量子密码(PQC)时代的资安防护规格升级,二是面对系统日益复杂化所催生的 AI 辅助开发转型。


在资安层面,随着量子运算技术快速突破,传统公钥加密架构正面临被破解的风险。各国监管单位与产业标准(如美国 CNSA 2.0 等规范)已逐步将後量子密码学纳入长生命周期设施的强制或建议标准。这使得伺服器、网通与工业自动化等设备,在最基础的硬体控制层与开机流程中,对硬体信任根(Root of Trust)及密码敏捷性(Crypto Agility)的需求激增。市场不仅要求设备具备防窜改与即时启动能力,更要求具备可於现场更新演算法的弹性,以应对未来数十年内的潜在资安冲击。


与此同时,边缘运算与智慧硬体的设计复杂度急遽升高,大幅推升了硬体工程师在产品上市时间(Time-to-Market)上的压力。传统 FPGA 涉及模拟、逻辑合成、布局绕线与时序分析等繁复流程,门槛高且耗时。因此,生成式AI与AI Agent深度整合进硬体开发流程(EDA),成为解决人才短缺与缩短验证周期的主流趋势。业界正加速藉由开放标准(如 Model Context Protocol)串接自然语言模型,将开发流程由过往的纯程式码撰写,转向智慧化、自动化的设计辅助。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般使用者 10/ごとに 30 日間 0/ごとに 30 日間 付费下载
VIP会员 无限制 25/ごとに 30 日間 付费下载

Card Image

打通 3D IC 设计任督二脉:从架构探索到最终签核的加速实践

Chiplet 与异质整合正在改变半导体设计。透过高效能中介层与先进封装,设计团队可将不同制程、不同供应商的运算、记忆体、I/O 与加速器 IP,整合为复杂的系统级封装...

Chiplet 与异质整合正在改变半导体设计。透过高效能中介层与先进封装...