搜尋

會員登入

搜尋
導覽
新東西市集 東西講座 影音頻道 出版中心
會員
類別：
關鍵字：

搜尋「EDA」，共 1230 筆

是德科技加入英特爾晶圓代工服務加速器EDA聯盟計畫 (2022.12.19)

是德科技（Keysight Technologies）宣布加入英特爾（Intel）晶圓代工服務（IFS）加速器電子設計自動化（EDA）聯盟計畫。 成為IFS EDA聯盟成員後，是德科技將擴大對流程設計套件（PDK）和參考設計流程創建的支援，以便為英特爾即將推出的先進技術節點提供所需的服務...

Cadence看好3D-IC大趨勢 持續朝向系統自動化方案商前進 (2022.12.14)

益華電腦(Cadence Design Systems)，日前在台北舉行了媒體團訪，由Cadence數位與簽核事業群的滕晉慶（Chin-Chi Teng）博士與台灣區總經理Brian Sung親自出席，除了分享Cadence在台灣的業務進展外，也針對未來的方案與市場布局做說明...

Digi-Key Electronics等額配對捐款給 KiCad (2022.12.03)

Digi-Key Electronics宣布自 2022 年 12 月 1 日至 7 日期間等額配對捐款給 KiCad，最高達 15,000 美元。 (圖一)Digi-Key在 2022 年 12 月 1 至 7 日等額配對捐款給 KiCad。 KiCad 是電子設計自動化 (EDA) 的開源軟體套件...

西門子收購 Avery Design Systems　續擴充IC驗證解決方案 (2022.11.14)

西門子數位化工業軟體今（14）日宣佈收購獨立於模擬的驗證IP供應商Avery Design Systems，將後者技術添加到西門子企業級驗證平台Xcelerator的產品組合中，藉以擴充其電子設計自動化（EDA）IC驗證產品套裝功能，讓客戶可以在模擬、硬體模擬和原型開發週期?，使用西門子驗證解決方案來優化產品的品質，並縮短上市時間...

Ansys 3D-IC電源和熱完整性平台通過台積電 3Dblox標準認證 (2022.11.08)

世界上許多用於高效能運算（HPC）、人工智慧（AI）、機器學習（ML）和圖形處理的先進矽系統都是藉由 3D-IC 實現的。在為台積電 3DFabric技術設計多晶片系統時，台積電 3Dblox 的參考流程之中包含RedHawk-SC 和 Redhawk-SC Electrothermal...

Cadence數位與客製/類比流程 獲台積電N4P和N3E製程技術認證 (2022.11.03)

益華電腦(Cadence Design Systems, Inc.)宣布，Cadence數位與客製/類比設計流程，通過台積電N4P與N3E製程認證，支持最新的設計規則手冊(DRM)與FINFLEX技術。Cadenc為台積電N4P和 N3E 製程提供了相應的製程設計套件 (PDK)，以加速先進製程行動、人工智慧和超大規模運算的設計創新...

聯發科技將機器學習導入早期電路區塊布局 協助優化IC設計 (2022.10.25)

聯發科技長期投入前瞻領域研究，近期再傳突破性成果，將機器學習導入晶片設計，運用強化學習(reinforcement learning)讓機器透過自我不斷探索和學習，預測出晶片中最佳電路區塊的位置(location)與形狀(shape)，將大幅縮短開發時間並建構更強大性能的晶片，成為改變遊戲規則的重大突破...

台系統與工研院合作次世代AI SoC研發計畫 縮短開發時間 (2022.10.20)

台灣電子系統設計自動化公司（台系統；TESDA）今（20）日與工研院共同宣佈，雙方合作進行次世代AI SoC研發計畫。TESDA獲工研院授權導入工研院自主研發的AI SoC晶片架構，使用TESDA自主研發的EDA工具─TESDA Explorer，大幅縮短開發AI SoC 所需的設計驗證與架構優化時間...

西門子Tessent Multi-die方案 簡化和加速2.5D/3D IC可測試性設計 (2022.10.17)

隨著市場對於更小巧、更節能和更高效能的IC需求日益提升，IC設計界也面臨著嚴苛挑戰。西門子數位化工業軟體更在近日推出Tessent Multi-die軟體解決方案，協助客戶加快和簡化基於2.5D和3D架構的新一代複雜多晶粒設計的積體電路（IC）關鍵可測試性設計（DFT），促進 3D IC 成為主流應用...

西門子與聯電合作開發3D IC hybrid-bonding流程 (2022.09.30)

西門子數位化工業軟體近日與聯華電子（UMC）合作，為聯華電子的晶圓對晶圓堆疊（wafer-on-wafer）及晶片對晶圓堆疊（chip-on-wafer）技術提供新的多晶片 3D IC 規劃、組裝驗證，以及寄生參數萃取（PEX）工作流程...

[新聞十日談#27]我們怎麼看晶片法案？！ (2022.09.28)

為了管理供應鏈風險，同時也打壓中國在科技上的步步進逼，美國已正式簽屬「晶片法案」，要大力補貼在地的半導體生產，並要求台灣的半導體業者在美國設廠，以響應美國的晶片國造計畫...

Cadence推出AI驗證平台Verisium 以大數據優化SoC設計 (2022.09.20)

電子設計商益華電腦(Cadence Design Systems) 宣布推出Cadence Verisium人工智慧(AI)驅動的驗證平台，是一套利用大數據和AI優化驗證工作負載、提高覆蓋率，並加速根本原因分析的應用程序...

西門子：以綠色數位企業方案和半導體產業一同邁向永續！ (2022.09.15)

受新冠疫情與國際政治的雙重夾擊，半導體產業的運營風貌起了劇烈的改變。業者所面臨的，是一個全新的經營挑戰，更加快速、更加不穩定，同時風險也越高；再加以極端氣候所引動的全球節能減碳的趨勢，又進一步提升了營運的門檻，於是導入新形態的數位製造與管理系統，就成了現今半導體產業的新顯學...

Cadence：未來晶片設計是SiP的時代 多物理模擬是關鍵 (2022.09.01)

益華電腦（Cadence Design System）執行長Anirudh Devgan，今日(9/1)在台灣用戶大會「Cadence LIVE Taiwan」上指出，未來的晶片設計是SiP（系統級封裝）的時代，尤其是在小晶片（Chiplet）和3D IC問世之後，SiP將會是未來最重要的晶片製造技術...

以設計師為中心的除錯解決方案可縮短驗證時間 (2022.07.28)

「設計錯誤」常被認為是造成 ASIC 和 FPGA 重新設計的主要原因之一。而在這些錯誤當中，有許多類型都可以很容易由「以設計師為中心」的解決方案所捕捉，修正或除錯，進而縮短驗證時間...

西門子Calibre平台擴充EDA早期設計驗證解決方案 (2022.07.27)

西門子數位化工業軟體近期為其積體電路（IC）實體驗證平台，Calibre擴充了一系列電子設計自動化（EDA）早期設計驗證功能，可將實體和電路驗證任務「shift left」，既在設計與驗證流程的早期階段就識別、分析並解決複雜的IC和晶片級系統（SoC）實體驗證問題，協助IC設計團隊及公司更快將晶片送交光罩製造（tapeout）...

混合訊號挑戰艱鉅 MSO讓測試得心應手 (2022.07.24)

MSO主要作用在於顯示並比較類比訊號和數位訊號。 還可以提供邏輯分析儀的許多基本功能，例如數位時序分析等。 以便利設計人員進行類比訊號與數位訊號間的比較。...