搜尋

會員登入

搜尋

導覽

會員
廣告
廣告
類別:
關鍵字:

搜尋「合成軟體」,共 19

亞德諾半導體(ADI)推出大型Sys-Parameter模型的射頻放大器元件庫,適用於是德科技(Keysight Technologies)的Genesys射頻模擬和合成軟體。Genesys 是一款易於使用的射頻和微波模擬軟體工具,它能針對

是德科技(Keysight)日前推出Genesys 2015射頻模擬與合成軟體。這套專為電路與系統設計工程師而設計的軟體,具備突破性的Keysight Sys-Parameters模擬套件,讓工程師能使用現成的元件規格書進行射頻系統模擬;全

思源科技近日宣佈,與全球半導體測試設備的領導廠商Advantest Corporation簽訂多年期合約,擴大使用思源的Verdi自動化偵錯系統。Advantest將在其增強型電子系統層級(ESL)的設計流程中使用Verdi以驗證經行為合成

從停車場開出來的新車,十之八九的音響、聯網裝置及導航系統,落後現今個人行動消費性解決方案三到四年。因此下一代的車上資訊娛樂平台解決方案必須更為開放,以縮短上市時間並支援整合新推出的消費性應用內容。本文即提出不論是汽車內獨立或嵌入式裝置的標準平台觀念與作法。

功能強大的FPGA解決方案藉由設計技術提供未來的希望。DSP特化的FPGA正快速演變成高度要求且多樣化的應用選項。應用和供應商無關的設計資料庫還有DSP合成,是成功且有效率地規劃出以FPGA為主的DSP設計流程之基礎。有了這些能力,系統設計者可以得到強大的FPGA技術。

全球可編程邏輯解決方案廠商Xilinx(美商賽靈思)公司宣布推出具備開發公板與增強版設計軟體的低成本Spartan-DSP系列元件,不僅強化了XtremeDSP解決方案,並為DSP作業,建立一個同時具備「價格、效能、功耗」三大優勢的全新組合

Synplicity即刻起支援Altera低成本產品Cyclone III FPGAs。Synplicity升級Synplify Pro FPGA合成軟體最佳化,讓使用Cyclone III的客戶迅速、簡易達成時序目標,並藉由面積最佳化大幅

半導體設計與驗證軟體廠Synplicity宣佈,即刻起支援Altera低成本產品Cyclone III FPGAs。Synplicity升級旗下的Synplify Pro FPGA合成軟體,以提供迅速、簡易的解決方案,讓使用Cyclone

無線技術供應商暨藍芽連接方案廠商CSR推出一套方案,支援目前使用率迅速成長中的藍芽免持聽筒套件,讓全世界各地的開車族都能在行車時安全且便利的使用行動電話。CSR RoadRunner Plug-n-Talk是推出第一項具有成熟工程技術及完整

半導體設計與驗證軟體廠商Synplicity(美商昕博科技)20日宣布與EVE公司簽訂一份多年期的OEM協議,未來Synplicity將為EVE的客戶提供Synplicity的FPGA合成技術。依據此份協議的內容,EVE會將Synplici

我國半導體產業雖然過去已累積不錯的實力與基礎,但由於過去國外廠商委由國內業者生產之產品,大多屬於規格發展成熟的產品,使得我國系統廠商對於製造系統的掌握相當熟悉,但對於系統規格開發卻十分陌生。隨著SoC時代來臨,以及產業分工發展趨勢下,系統規格的開發將大量委由IC設計公司負責,而我國對於系統規格制定經驗的缺乏,將是IC設計公司跨入SoC的最大挑戰。本文將接續上期繼續探討南港IC設計研發與育成中心對我國IC設計產業之重要影響。

日本富士通,美國富士通微電子(FMA)以及Synplicity, Inc.宣佈要共同發展和銷售客製化實體合成產品(custom physical synthesis product),是專為開發AccelArrayä結構化和平台化ASIC產

Actel 1日推出全新的Actel Libero整合設計環境(IDE)5.0版本,其適用於設計和開發其現場可編程閘陣列(FPGA)系列產品。新設計套件具有Synplicity和Actel的增強合成與佈局佈線工具,可為Actel以Flash

Actel公司宣佈針對以Flash為基礎,具價格優勢的可重複編程ProASIC Plus現場可編程閘陣列(FPGA)元件,推出低成本的入門級開發套件。ProASIC Plus入門級開發套件內容完整,包括APA075 ProASIC Plus

半導體設計和驗證軟體的供應商-Synplicity公司,宣佈其FPGA合成軟體Synplify Pro,現已為Actel公司全新的 Axcelerator FPGA系列元件提供最佳的支援。經由Axcelerator元件的支援及與Actel的

複雜晶片設計的科技公司─新思科技(Synopsys),二日宣佈已經與C Level Design科技公司達成收購其技術資產的協議。新思科技計劃將C Level Design 的CycleC模擬技術整合進入新思的VCS(TM) 模擬器以加速硬

柏士半導體(Cypress Semiconductor)發表該公司新版Warp軟體6.0,柏士表示,Warp R6.0可編程邏輯設計(programmable logic design, PLD)軟體與以往發行的版本相同,Warp R6.0