西門子推出Solido設計環境軟體 打造客製化IC驗證平台 (2023.07.31)
因應現今無線、汽車、高效能運算（HPC）和物聯網（IoT）等產業對於高度差異化應用的需求日益提升，設計複雜度也隨之增加。西門子數位化工業軟體今（31）日也宣佈推出Solido設計環境軟體（Solido Design Environment）…
搜尋「類比IP」，共 41 筆
瑞薩推出新的馬達控制ASSP解決方案 (2022.09.12)
瑞薩電子擴展RISC-V嵌入式處理產品組合，推出專為先進馬達控制系統優化的RISC-V MCU。新的解決方案使客戶能夠受益於馬達控制應用的即用型一站式解決方案，而無需開發成本。客戶可直接購買已預先燒錄程式的ASSP來縮短上市時間並降低成本，…
運用類比IP自動化方案 優化SoC開發專案的成本與時程 (2022.07.20)
東西講座特別邀請英國類比IP新創公司Agile Analog現身說法，一揭類比與數位設計的差異與新流程。…
英特爾晶圓代工服務推出生態系聯盟 台灣晶心與力旺入列 (2022.02.08)
英特爾晶圓代工服務（IFS）推出加速器，為一個全方位的生態系聯盟，專為協助晶圓代工客戶將他們的發想概念實作至矽晶產品。透過橫跨電子設計自動化（EDA）、智慧財產（IP）和設計服務等一系列業界領先公司的深度合作，協助推升客戶在英特爾晶圓代工製…
Cadence數位、客製與類比流程 獲台積電3奈米和4奈米製程認證 (2021.11.11)
Cadence Design Systems, Inc.宣布，其數位和客製/類比流程已獲得台積電 N3 和 N4 製程技術的認證，以支持最新的設計規則手冊 (DRM)。Cadence 和台積電雙方持續的合作，為台積電 N3 和 N4 製程提…
西門子推出適用類比、數位及混合訊號IC設計的mPower電源完整性方案 (2021.10.12)
西門子數位化工業軟體今天推出 mPower 電源完整性軟體，此軟體是業界首款也是唯一一款能為類比、數位及混合訊號 IC 提供幾乎無限可擴充性的 IC 電源完整性驗證解決方案，即便對於最大規模的 IC 設計，也可支援全面的電源、電遷移（EM）…
M31完成開發台積電22nm的完整實體IP方案 (2020.07.24)
矽智財供應商?星科技(M31 Technology)宣布，已在台積電22奈米製程平台開發完整的實體IP，此技術平台包括超低功耗Ultra-Low Power(22ULP)及超低漏電Ultra-Low Leakage(22ULL)方案，提供客…
Cadence與聯電完成28奈米HPC+製程先進射頻毫米波設計流程認證 (2020.07.23)
聯華電子宣布Cadence毫米波（mmWave）參考流程已獲得聯華電子28奈米HPC+製程的認證。透過此認證，Cadence和聯電的共同客戶可利用整合的射頻設計流程，加速產品上市時程。此完整的參考流程是基於聯電的晶圓設計套件（FDK）所設計…
M31獲頒2019年台積電特殊製程矽智財合作夥伴獎 (2019.10.02)
全球矽智財開發商?星科技(M31 Technology)宣布，在今年台積電於美國加州聖塔克拉拉舉辦的開放創新平台論壇 (TSMC’s Open Innovation Platform Forum)中，獲頒2019年台積電「特殊製程矽智財合作…
瑞薩擴大提供強固智財（IP）組合的授權 (2018.09.25)
半導體解決方案供應商瑞薩電子公司，宣布擴大其廣泛的智財權（IP）授權陣容，使設計人員能夠在產業瞬息萬變的情況下滿足廣泛的客製化需求。瑞薩在其微控制器（MCU）和系統單晶片（SoC）產品範圍內整合了廣泛的IP，包括中央處理器（CPU）IP，通…
安森美和Hexius擴展下一代混合訊號特殊ASIC的類比功能 (2017.01.10)
推動高能效創新的安森美半導體(ON Semiconductor)與Hexius半導體合作，以在ONC18 0.18 μm CMOS製程中使用一些Hexius半導體的類比智慧財產權(IP)。這使安森美半導體能為客戶提供驗證過的類比IP，可最終…
馬達控制軟硬體開發工具 (2016.05.05)
意法半導體的自動化和工業控制解決方案不斷增加新的功能、技術和產品，擴大意法半導體馬達控制生態系統。…
Cadence推出下一代Virtuoso平台 (2016.04.11)
全球電子設計創新廠商益華電腦（Cadence）推出下一代Virtuoso平台，可為設計人員提供10倍的跨平台效能與容量提升。此平台包含在Cadence Virtuoso類比設計環境（Virtuoso Analog Design Enviro…
Cadence獲台積公司頒發兩項年度最佳夥伴獎 (2015.10.01)
全球電子設計創新廠商益華電腦（Cadence）宣布，該公司已在今年的台積公司開放創新平台（OIP）生態系統論壇上獲頒兩項台積公司年度最佳夥伴獎（TSMC Partner of the Year）。Cadence是以共同開發10奈米FinFE…
創意電子運用Cadence類比IP實現28nm製程WiGig SoC (2015.03.06)
益華電腦（Cadence）宣布，創意電子（GUC）達成在先進28nm CMOS製程的晶粒上整合三頻類比前端（tri-band analog front-end, AFE）IP與WiGig（IEEE 802.11ad）的晶片設計，此晶片實現完…
富士通與海思半導體將加強高階通訊晶片策略合作 (2013.01.31)
隨著晶片的處理速度不斷提升，同時調變和解調演算法也愈趨複雜，現代通訊晶片往往需整合數億顆同時運作的電晶體和超高速類比互連IP，導致物理設計收斂變得更為困難，而晶片上大量的數位電路對超高速類比IP的干擾現象也愈來愈明顯。因此，設計人員需審慎評…
MIPS搶攻行動市場策略能否奏效？ (2012.08.23)
有ARM這樣強大的對手，MIPS必須能成為市場上另一種可信任的行動技術方案，才能確保公司穩健的長期發展。MIPS奮力一搏，結果是否奏效，勢必得通過市場考驗！…
先進製程的功耗與雜訊成為IC設計重大挑戰 (2011.05.11)
自從半導體製程走向65奈米之後，IC設計業所關注焦點已經從晶片大小、速度等問題，轉移到IC晶片的耗電量上。特別是在半導體製程跨入45奈米領域之後，各晶片模組之間的距離大幅縮短，多層電路板設計變得更為複雜，加上3D IC封裝已經成為的未來趨勢…
ST推出新單晶片寬螢幕電容式觸控面板控制器 (2010.11.11)
下一代智慧型手機不太可能變得更小，但會變得更輕薄、更智慧。針對這一市場發展趨勢，意法半導體（ST）於日前宣佈，推出新款單晶片寬螢幕電容式觸控面板控制器。 意法半導體繼在人機介面解決方案領域所推出的陀螺儀和加速度計晶片市場後，現在又推出了S-…
電子高峰會：降低功耗雜訊 EDA和ASIC有妙方 (2010.05.05)
當晶片設計從45奈米進入28/22奈米階段，無論是晶片設計前端或後端，降低功耗和雜訊的重要性，更加被ASIC和EDA廠商所重視。以往晶片封裝等級的電源整合設計還是不夠，現在從系統級晶片設計一開始，就要提供降低雜訊的解決方案，進一步全面關照電…