創意與Cadence相輔相乘 實現ASIC設計最佳化 (2009.09.14)

益華電腦（Cadence）宣布，創意電子（Global Unichip ）將以CPF為基礎的Cadence低功耗解決方案，整合至其PowerMagic設計方法中，協助客戶將複雜的低功耗ASIC設計實現最佳化。 創意電子在PowerMagic…

開放式IP加密流程能讓業界互通 (2007.04.10)

電子設計流程中仍缺乏一套讓業界互通的加解密標準，造成不同的IP及EDA供應商各自採用不同的自訂方案，導致不同組織中大量的支援負擔，這對使用者很困擾，而且導致不一致性。 為了解決這個問題，科學家及工程師們已經開發出一種開放式的IP加密環境，以利於整個設計流程中，從IP到EDA到矽晶供應商，都使用同一套經加密保護的IP。…

創意電子研發副總張榮輝開春走馬上任 (2006.02.21)

SoC設計服務廠商創意電子(GUC, Global Unichip Corp.)20日宣佈，禮聘具23年豐富產業經驗的張榮輝先生擔任研發工程處副總經理，負責先進多媒體平台的開發。創意電子將借重其在ASIC設計、系統工程及多媒體技術如H.26…

運用平台式FPGA支援多媒體壓縮 (2003.10.05)

近來矽元件在邏輯閘密度的發展，為多媒體產業開啟新的發展空間，本文將就多媒體壓縮技術，探討在建置即時媒體壓縮系統時可能發生的問題，與建置多媒體處理環境的設計流程所需的抽象程度，分析JPEG2000與MPEG-4等新興壓縮標準以及如何結合FPGA技術發展，支援即時多媒體系統。…

Cadence『FIRST ENCOUNTER』獲TI採用 (2003.02.26)

益華電腦(Cadence)26日指出，德州儀器(TI)已經決定讓其ASIC團隊，全面使用CadenceR First EncounterR實體原型及配置系統。TI會將First Encounter整合在其特殊應用積體電路設計的流程中，以作為…

TI發展大型ASIC (2002.12.03)

德州儀器（TI）日前表示，該公司的ASIC團隊正利用半導體製程、嵌入式矽智財（IP）、封裝和設計工具來發展大型和複雜產品；以目前為客戶提供的特殊應用IC為例，新的元件時脈頻率為312MHz，內含2,000萬個邏輯閘和將近1,000條信號線。…

Altera Cyclone FPGA 受各EDA公司支援 (2002.09.24)

Mentor Graphics公司、Synopsys公司和Synplicity公司，24日宣佈支援Altera公司最近發佈的Cyclone元件系列。這是業界成本最低的FPGA元件系列。在最近的六個月間，Altera和它的EDA夥伴緊密合作為…

新思的PrimeTime獲選ASIC設計工具 (2002.07.10)

積體電路設計的廠商，新思科技10日宣佈，德州儀器已經將PrimeTime的延遲計算工具納為其Pyramid ASIC設計流程中的標準化工具．採用PrimeTime的延遲計算工具，德州儀器為橫跨數位設計流程的延遲計算與靜態時序分析，發展出一套…

DSP與多速濾波器設計 (2001.06.01)

多速濾波器是指輸出數據速率與輸入數據速率不相等的濾波器，常用於某個實體介面如：DAC或ADC的介面。 參考資料：…