CTimes - 多路輸出可編程時脈簡化嵌入式多處理器設計: - 可編程時脈,嵌入式,多處理器,FPGA,時脈產生器,IDT,Xilinx,賽靈思

多路輸出可編程時脈簡化嵌入式多處理器設計

	作者＼Baljit Chandhoke

針對今日多處理器FPGA/SoC的設計，提供多個不相關的時脈，對設計者來說是一個複雜的挑戰；具獨立輸出頻率的用戶可編程時脈積體電路（IC）及格式提供了解決方案。

/art/2016/05/131013072590/CT3.jpg