可編程邏輯解決方案支援新一代序列背板

以往，研發設計業者若要在電信系統、數據通訊、運算系統的背板上提高頻寬效能，可以藉著加寬匯流排，或是增加訊號的時脈。現在，二十英吋以上的背板線?（backplane trace）資料傳輸率已超過622 Mbps，達到1Gbps至10Gbps的範圍，要在平行匯流排上穩定的傳送資料，已成為一大挑戰。一些以往不會發生的特性，例如訊號扭曲（Signal Skew）以及載入，現在都突然產生問題。因此，研發設計業者已經逐漸由平行匯流排，轉而採用更先進的序列互連（Serial Interconnect）方式。

然而，即使是序列技術也有其限制，尤其當資料速率超過1Gbps的時候，新問題也油然而生。這些限制包括：訊號路徑上阻抗不一致所造成的反射（Reflection）、背板材料所造成的訊號衰減以及串音（Crosstalk）及信號間的相互干擾（Inter-symbol Interference）所增加的雜訊。背板設計人員應該特別注意這些問題，並採取適當的彌補措施，讓位元錯誤率（BER，用以評量背板強固性）低於10-12。這個高難度的工作，在系統傳輸速度的要求接近40Gbps的時候，顯得格外重要。

下列的措施可以減少上述訊號衰變現象的效應：
...
...

使用者別	新聞閱讀限制	文章閱讀限制	出版品優惠
一般使用者	10則/每30天	0則/每30天	付費下載
VIP會員	無限制	25則/每30天	付費下載