儘管存在於散熱設計計算的典型錯誤會強烈地影響電源元件的接點溫度，而且與失敗率及功率電子系統的可靠度有關，但這些錯誤並沒有正確地被瞭解或透過經驗法則進行測試。由於實際功耗損失波形相當複雜，沒有精確估算的熱阻抗與電阻值會分散在散熱設計的電源元件中，而且會很難量測交換式電源元件之平均晶片面積的接點溫度，而建立在功率級與散熱設計的安全邊緣通常不會處於最佳情況。由於動態負載改變導致操作條件的變動，元件中加熱與冷卻特徵變化的效應將能直接在瞬態模擬期間驗證一個功率MOSFET。
熱系統描述
半導體元件的熱反應對應用設計來說是非常重要的參數。事實上，由於必須對元件施加脈衝，因此是不可能量測到矽晶片接點溫度的。當對矽晶片施加非常短的功率脈衝時，接點將達到極高的溫度值；如此一來，在穩定操作期間內將無法評估熱行為。一般來說，有三種不同的方法可傳播熱，分別為透過對流、輻射與傳導。本文僅探討傳導方式。(圖一)為熱在物理結構中的傳導方式，(圖二)則展示了一個可模擬熱流的等效電路。
當對熱系統施加一個功率級時，所有的訊息都會被包含在系統響應中。此外，在這種情況下，可能要考量一個溫度阻抗是取決於可被忽略之特殊材料的線性熱系統。同時，為了獲得熱阻抗，即使第一個方法的效果更好，也可能必須用熱曲線取代冷卻曲線。
舉例來說，可以從(圖三)的熱阻抗圖形獲得熱模型。
在這個圖形中，熱阻抗曲線的量測必須考量到數個工作週期值。其他模擬熱阻抗的程序還必須考慮到數個使用電阻與電容所組成電網模型。
在這個例子中，很重要的一點是電阻、電容值與數種封裝材料的規範並不相等。這些電網必須考量的關鍵僅是一個黑盒子，這個黑盒子可建立施加輸入訊號，並反應系統與實際數據是相等的。這通常可測量到時間大於500μs的熱阻抗。在時間範圍達到500μs時，就會使用到數學模型。但為了滿足功率脈衝高於100ms（使用一個TO220FP封裝元件）的熱阻抗曲線，可能必須考慮使用由三個RC電網（三極）所組成的電子電路。當功率脈衝持續時間減少到100ms以下時，就需要考慮使用更多的RC網路，以便符合實際數據。例如，當功率脈衝大於10μs時，可考慮使用六個RC網路；而當功率脈衝大於1μs時，則可考慮使用九個RC網路，如(圖四)。
該元件可用來評估圖四中所顯示的複製曲線模型（紅色曲線）。其模擬是針對不同數量的RC單元來進行。
如圖四所示，為滿足數種功率脈衝，必須減少複雜的電網持續時間。熱阻抗與時間之間的關係可由下列公式二計算出來。
Zth（t）＝Rth‧（1-exp（-t/）） --公式二
此處的τ是元件的接點到外殼的熱時間常數，而Pd則是脈衝期間的功率耗散強度。因此，可得到公式三。
ΔT（t）＝Pd（t）× Zth（t） --公式三
實現PSPICE
為描述不同溫度的電阻與源電壓，本文展示的模型使用了不同的類比行為建模（Analog Behavioral Modeling；ABM）。使用ABM可獲得在熱與電氣元件特徵中的動態鏈接。為實現具備這些特徵的模型，MOS M1將與一個第三級的MOS模型共同依常規描述。針對反覆或單一脈衝操作，模型中的溫度可透過決定功耗來計算，並將得到的值與適當的熱阻抗值Zth（t）相乘。接點溫度資訊可透過ABM的Power diss功能獲得。Power diss會計算MOSFET的瞬間操作損失，並以電流型式顯示結果，如(公式四)所示。
此處的Tjunction為接點溫度；Power diss是瞬間功率損失；Zth（t）是接點到外殼的熱阻抗；而Tcase為外殼溫度。如此一來，反饋模型即可達到接點溫度，並固定像MOSFET驅動閘、散熱等輸入變量。一種Curve-Fit最佳化演算法可用來萃取所有的ABM數學式，從而獲得比模擬及量測特徵更好的功率MOSFET靜態及動態特徵圖像。其結果取決於結構化模型與所選擇的參數總量。Curve-Fit最佳化演算法能在定義範圍內改變參數，直到最適合的模擬確實發生為止。(圖五)為自加熱MOSFET模型的圖形展示。其中Tj為元件的接點溫度，它同時可用作為監控點，或連接到一個定義好的電壓源，以使自加熱功能失效。
不同溫度下用來滿足模型的實驗數據
實驗數據
- 輸出特徵；
- 崩潰電壓；
- Trr；
- 閘電荷；
- RC熱模型；
- 熱係數；
- 非定位感應負載；
- VTH；
- 源汲電壓VSD。
用來滿足模型之不同溫度的實驗數據範例
模擬結果
這些模擬均使用STP25NM60N MOSFET（600V、140mΩ max TO220）來驗證模型。而針對MOSFET模型的模擬則使用PSpice TNOM進行，變量設定為25℃。
模擬聚合
這個自加熱模型已通過數種電路配置測試。並建議設定下列選項：ABSTOL＝1μA。
結論
本文探討了一種以經過測量之元件特徵為基礎，並具備熱模型的全新PSpice功率MOSFET子電路，顯示了在暫態分析期間內，MOSFET半導體晶片於任何特定時間內的溫度。該電路包含了在電子與熱元件之間的動態鏈接。本文所描述的作法可用來最佳化任何可能對MOSFET接點溫度造成影響的電路外部元件。
（作者任職於ST意法半導體）
＜參考資料：
[1] F. Di Giovanni, G. Bazzano, A. Grimaldi, “A New PSPICE Power MOSFET Subcircuit with Associated Thermal Model”Power Electronics Specialist Conference Model”, PCIM 2002 Europe, pp.271-276, STMicroelectronics.
[2] G.Consentino, G.Bazzano, “Safe Operating Limits in Linear Mode for the Latest Generation of Low Voltage Power MOSFETs: A Mathematical Model and Experimental Results" PCIM Nuremberg 2005 STMicroelectronics.
[3] Alain Laprade, Scott Pearson, Stan Benczkowski, Gary Dolny, Frank Wheatley “A New PSPICE Electro-Thermal Subcircuit For Power MOSFETs Application Note Fairchild Semiconductor Corporation 2004.
[4] Dr. John W. Sofia Fundamentals of Thermal Resistance Measurement.
[5] Dr. John W. Sofia Electrical Thermal Resistance Measurements for Hybrids and Multi-Chip Packages.＞
|
|
|||||||||
 |
||||||||||
|
|
|||||||||
 |
||||||||||
