高弹性频率芯片的设计发展趋势

《封面人物 Cypress台湾区应用工程经理谢明忠》

对于各种数字电子装置来说，提供「心跳」讯号的频率产生器（Clock Generator）是不可或缺的芯片，而零延迟缓冲组件（Zero Delay Buffer；ZDB）则在整个系统设计中提供信号还原、加强功能，除保证相位一致，还可以除频、倍频，及具有电源中止的保护管理功能。Cypress在此系列产品着墨甚深，其相关产品已被广泛应用在3C及工业等领域。为因应市场对高弹性设计的需求，近来也陆续推出可编程的频率产生器及ZBD，并搭配一套简化频率设计流程的CyberClock频率工具组。

Cypress台湾区应用工程经理谢明忠表示，锁相回路（PLL）技术可以说是频率控制的技术核心，采用此技术取代晶体振荡器，不但能产生同样的信号质量，而且弹性设计输出频率，更能节省可观的成本；若再加上内存及高阶的制程、封装技术，即可大幅提升频率产生与控制的设计弹性，而这也是Cypress频率技术部门一直以来的努力重点。

为能协助系统设计人员透过PC的编程仿真环境实时进行客制化设计，Cypress新一代的频率产生器（CY27EE16）已具备I2C接口，而且内建充电引擎；为储存频率组态数据，除内含2Kbit的EEPROM内存外，另搭配16Kbit的独立EEPROM内存，以提供系统设计人员储存其他系统信息，也可用来建立多组频率组态。
...
...

另一名雇主	限られたニュース	文章閱讀限制	出版品優惠
一般使用者	10/ごとに 30 日間	0/ごとに 30 日間	付费下载
VIP会员	无限制	25/ごとに 30 日間	付费下载