思源科技(Sprintsoft)於日前宣布,旗下Verdi自动化侦错系统开始完全支援Universal Verification Methodology (简称UVM)。Verdi软体在既有的HDL侦错平台上新增全新的UVM原始码与交易层讯息纪录功能,让工程师们能将复杂的SystemVerilog testbench结构具象化,以便轻松地进行先进系统晶片装置测试的侦错工作。
UVM即将成为业界标准,可确保整合来自不同来源或运用不同方法开发的testbench程式码能够重复利用并具备相互操作性。思源科技表示,Verdi在整合的testbench与设计侦错环境中加入新功能支援UVM相关侦错工作,实现更高效率的交易层资料记录与检视功能,远胜过目前UVM基础架构所能提供的侦错讯息。由於能够在交易层中具体看到testbench与正在测试的设计之间更丰富的资料,Verdi使用者能够更完整地观察整个验证。
崭新的UVM testbench侦错功能运用Verdi环境的多功能交易层侦错环境,让工程师能够在模拟後快速地进行testbench与设计的侦错工作。主要功能包括试算表式的表格检视可以进行讯息的排序与过滤,方便好用的类别浏览器(Class Browser)可以浏览Testbench结构,还有自动化来源码追踪功能可以找出testbench问题的源头。
...
...
| 另一名雇主 | 限られたニュース | 文章閱讀限制 | 出版品優惠 |
| 一般使用者 | 10/ごとに 30 日間 | 0/ごとに 30 日間 | 付费下载 |
| VIP会员 | 无限制 | 25/ごとに 30 日間 | 付费下载 |

