低电压射频接收器前端电路于CMOS制程之挑战与实现

近年来，随着互补式金氧半导体（CMOS）特征尺寸的微小化，为维持晶体管闸极氧化层的稳定度，低电压已成为无可避免的趋势。如图一所示，根据2004年半导体工业协会（Semiconductor Industry Association）所发表的国际半导体技术路径图（International Technology Roadmap for Semiconductors, ITRS）可知，预计于2020年底，超低电压0.4V将被采用[1]。然而，考虑到数字电路的漏流（leakage）及噪声边际（noise margin）等问题，临界偏压（threshold voltage）并未能跟随穆尔定律(Moore’s law)作有效地降低，因而使晶体管的驱使电压（overdrive voltage）随着制程演进而逐渐下降。如此一来，电路特性将受到严重限制，特别是对敏感的射频前端部份。本篇文章，将以互补式金氧半导体（CMOS）组件作出发点，说明低电压对无线前端电路的影响；之后，将分别针对低噪声放大器、混频器及压控振荡器，就传统的低电压架构进行回顾；同时，也将展示我们目前的研究成果。

《图一 2004年国际半导体技术路径图对CMOS制程使用电压之预测[1]》

低电压对CMOS晶体管影响：

转导(transconductance)及操作频率
...
...

另一名雇主	限られたニュース	文章閱讀限制	出版品優惠
一般使用者	10/ごとに 30 日間	0/ごとに 30 日間	付费下载
VIP会员	无限制	25/ごとに 30 日間	付费下载