Open-Silicon在ARM 双核心Cortex-A9处理器达到2.2 GHz效能

益华电脑(Cadence Design Systems, Inc.)宣布，Open-Silicon半导体设计与制造公司善用Cadence Encounter RTL-to-signoff流程的创新，在ARM 双核心Cortex-A9处理器的28奈米硬化上达到2.2 GHz效能。

Open-Silicon运用以行动运算应用为目标的处理器核心专属的最新Encounter Digital RTL-to-signoff产品，包括RTL Compiler-Physical (RC-Physical)与Encounter Digital Implementation (EDI)系统。EDI系统配备先进的GigaOpt最隹化与Clock Current Optimization (CCOpt)技术，搭配RC-Physical，帮助缩减设计面积达10%、时脉树功耗达33%以及整体漏电达27%，远胜过以前的制程，而且加速设计收敛达两个星期的时间。

Open-Silicon的晶片晋身尖端产品的行列，其中功耗、效能与面积(PPA)还有time-to-parts至关重要。Open-Silicon具备在许多行业的处理器设计实现的广泛经验，涵盖网路架构/电信、储存与运算，能够实现以ARM技术为基础的全方位SoC设计。现在客户可以透过在Open-Silicon与Cadence最隹化RTL-to-signoff流程善用以ARM技术为基础的设计卓越中心(Center of Excellence, CoE)，在自己以ARM技术为基础的产品中达成睥睨群雄的效能与功耗效率。
...
...

另一名雇主	限られたニュース	文章閱讀限制	出版品優惠
一般使用者	10/ごとに 30 日間	0/ごとに 30 日間	付费下载
VIP会员	无限制	25/ごとに 30 日間	付费下载