台灣首創「臨場顯微半導體檢測技術」 現電晶體微縮關鍵

迎合現今AI高速運算、資料中心與行動裝置對高效能、低功耗晶片需求持續增加，半導體元件持續微縮已成為全球科技發展的核心課題。國科會也於近日發表由台灣大學物理學系教授邱雅萍首創「臨場剖面掃描顯微半導體檢測技術（Operando Cross-sectional STM）」，與台灣師範大學物理學系教授藍彥文及新加坡國立大學教授李連忠研究團隊合作，首次在先進二維半導體電晶體元件實際運作狀態下，以原子級空間解析度直接量測金屬/半導體接觸邊緣的電子轉移長度（transfer length），為評估電晶體微縮潛力提供重要檢測突破。

圖一 : 在國科會支持下，台大物理學系教授邱雅萍研究團隊首創「臨場剖面掃描顯微半導體檢測技術」

其中基於二維半導體具有原子級厚度與優異的閘極控制能力，已被視為後摩爾時代延續先進邏輯元件微縮的重要候選材料。然而，電晶體能否持續微縮並應用於未來晶片技術，不僅取決於通道長度，金屬接觸區的品質同樣是關鍵因素。

此次突破奠基於台灣在地深耕近20年於剖面掃描顯微術領域的技術積累。團隊進一步將臨場操作偏壓功能整合至量測系統，使其得以在元件實際偏壓的運作狀態下，同步以原子級空間解析度直接檢測金屬與半導體在接觸邊緣處的電子傳輸行為。

如同在金屬與半導體接觸邊緣架設原子尺度的高解析度觀測攝影機，讓研究人員首次得以在元件運作過程中，直接觀察電子如何穿越接觸邊緣，並精確量測其有效注入的電子轉移長度，從過去只能透過理論估算的長度，如今已能透過實驗驗證，為次世代半導體元件微縮研究提供直接數據。

研究團隊以半金屬鉍（Bi）接觸單層二硫化鉬（MoS?）電晶體為驗證平台，在超高真空環境中將元件劈裂，使金屬接觸、二維半導體通道與基板結構之剖面直接暴露於檢測探針端，並在元件操作狀態下施加偏壓，直接檢測接觸邊緣附近的局域電子空間分布變化。

除可驗證二維半導體接觸界面的關鍵物理機制外，團隊亦將此量測方法成功延伸至絕緣層上矽（Silicon on Insulator, SOI）元件，證明「臨場顯微半導體檢測技術」不僅適用於二維半導體，更具備潛力作為研究各類先進半導體元件接觸特性的通用分析平台。

未來隨著先進電晶體元件尺寸持續微縮，如何精準掌握接觸界面的電子傳輸行為，將成為突破元件效能瓶頸的重要關鍵，而此技術所建立的直接量測能力，有望成為次世代半導體元件開發中核心的檢測工具。

此開創性的檢測技術，既突破過去僅能依賴理論模擬推估的限制，直接揭示次世代半導體元件微縮關鍵實驗證據，並於2026年7月1日正式發表於國際頂尖學術期刊《自然》（Nature）。同時展現台灣在先進半導體量測技術、二維材料元件製作與界面物理研究的整合實力，並形成由台灣學者主導、涵蓋材料、元件、量測與理論分析的跨域國際合作模式；且從檢測技術開發、方法建立到先進元件驗證，皆由台灣研究團隊主導完成，展現在前瞻半導體關鍵量測技術領域的自主研發能量與國際領先實力。