在各式 PC或IA等相关之数字化产品朝向高速、宽带、行动化的趋势下，数字多媒体产品的应用正无远弗界地融入每个人的日常生活中，而这些装置都必须仰赖记忆产品存放多样的内容，才能满足消费者的需求。同时，消费者对记忆容量大小的需求，亦将永无止尽。因此，本文将针对记忆产品的原理、应用及发展趋势作一概括介绍，然后介绍堆栈式构装在记忆产品方面的发展现况。

内存介绍

内存可分为挥发性（Volatile）与非挥发性（Non-Volatile）两类，挥发性内存以RAM（随机存取内存）为代表，又分为DRAM（动态随机存取内存）及SRAM（静态随机存取内存）两种，以输入行与列之地址作存取。

DRAM的分类

DRAM的原理乃是利用电容储存电荷之方式来储存数据，故每隔一段时间就必须充电一次，以维持其电压准位。其分类有：

至于SRAM（静态随机存取内存），主要储存单位为晶体管，故速度快，且不须充电，不会造成系统负担，一般记忆胞的构造由4个晶体管（4T结构）或6个晶体管（6T结构）所组成，故记忆胞的较大。这些挥发性内存一但电源关掉数据就跟着消失。

只读存储器（ROM）的分类

非挥发性内存以ROM（只读存储器）为代表，其特点是只能读不可写，毋需供给电源，亦可保存数据。可分为：

但是，闪存的微缩制程将在0.045μm制程时达到制程极限。是以，下一代可取代闪存的非挥发性内存，将成为各厂商研发的重点。如集DRAM、SRAM、FLASH为一身之MRAM（Magnetic RAM），主要投入厂商为IBM、Infinion、Motorola。或是架构类似DRAM但电容改由强诱电体取代之FeRAM（Ferroelectric RAM），主要以日系大厂为主。另外，由Intel、ST Microelectronic主导的OUM（Ovonic Unified Memory），乃是利用三族化合物（锗锑硒）作为数据储存之材料，类似CD-RW上使用之薄膜材质。其原理是利用该材质在非结晶态具高阻抗激光束不反射以储存“1”数据，在结晶态具低阻抗激光束可反射以储存“0”数据，来进行数据存取。

由(表一)可看出，下一代的非挥发性内存，无论是读、写、存取次数都朝向DRAM的特性发展。如MRAM具有较快的读写速度以及没有限制的存取次数，而FeRAM则有最低的耗电量，两者皆需特殊的制程且CELL的面积较大。OUM的读写及存取次数不如MRAM，但可以CMOS制程制造，制程简单成本低且CELL面积约为MRAM及FeRAM的1/3。

《图一 Memory Cell Array of DRAM》 数据源：ELPIDA

《图二 Block Diagram of DRAM》 数据源：ELPIDA

《图三 PIN CONFIGURATION 》 数据源：ELPIDA

DRAM技术介绍

(图一)所示为DRAM的记忆细胞数组，每个记忆细胞由1个晶体管及电容所组成。横线串接gate作控制（word line），纵线则为电荷之进出的通路（digit piar），word line及digit pair共构成16组输出入管道（IO line）。图中所示为128Mb DDR SDRAM，共有4096 word line及512 digit pair以及16 IO line。将此基本数组构造对应于(图二)，Address pin A0~A11共有4096（=212）条word line作控制，其digit pair的结构则依设计不同而异，一般16位架构（16条 IO line）之DDR SDRAM为512条digit pair（=29），8位架构（8条 IO line）之DDR SDRAM为1024条digit pair（=210），而32位架构（32条 IO line）之DDR SDRAM为256条digit pair（=28）。Bank pin BA0、BA1表示总记忆量共可分成4（=22）块记忆细胞数组，每块记忆细胞数组具有212×29×16个记忆位。则总记忆量为212×29×16×4=（210）×（210）×（16×4×2）=128Mb。

再将此功能区块图对应于(图三)，一般可将DRAM组件的接脚分为address pin、command pin、data pin及power pin 4类。若组件为16位架构，则data pin除了DQS、DM等触发及锁住data的接脚外，就是16根并列存取的数据接脚。command pin一般分为频率、地址及读写控制三类，CK、/CK、CKE属于频率控制接脚，/WE、/CS属于读写控制接脚，/RAS、/CAS属于地址控制接脚。就address pin来说，A0~A11及BA0、BA1等属于地址接脚。通常，我们都可从address pin算出该颗DRAM组件的位数。如图3右侧512Mb DDR SDRAM之总记忆量，可计算为213×29×16×4=（210）×（210）×（16×4×4）=512Mb。就power pin来说，可分为参考位准及供给数据接线用之电源线及接地线，前者为VCC及VSS，后者为VCCQ及VSSQ。

DRAM技术提升要点

除了利用微缩制程来提升DRAM的密度外，更低的操作电压及更快的操作频率为DRAM技术提升的两个主轴。就降低操作电压来说，由(图四)可看出，电压由早期3.3V的EDO 40MHz、SDRAM PC66、PC100、PC133，下降到2.5V电压之双倍频SDRAM的DDR200、DDR333、DDR400。再进一步下降到1.8V电压之双倍频SDRAM的DDRII 400、DDRII 533、DDRII 800。未来，则朝向1.5V电压之双倍频SDRAM的DDRIII架构迈进，由图四可看出1.8V电压之DDRII 400比2.5V电压之DDR400减少约60％以上的电能。

《图四 DRAM产品耗能比较图》 数据源：Micron

《图五 双倍频原理》 数据源：ELPIDA

《图六 DRAM产品操作频率比较图》 数据源：Micron

其次，就提升操作频率来说，1995年操作频率仅达40MHZ的EDO DRAM，操作频率由DRAM内部提供，数据的存取以该内频周期之上缘作取样。之后，发展出以同步外频作为数据存取频率的SDRAM，此一外频指的是系统本身能正常运作之操作频率，如PC66、PC100、PC133表示同步系统操作频率为66MHz、100MHz、133MHz。2000年DDR SDRAM双倍频技术的提出，乃是同时在外频周期的上、下缘作数据的存取使得带宽倍增，由(图五)可看出在相同操作频率下，DDR SDRAM的带宽为SDRAM的两倍。因此，若系统操作频率为PC100、PC133或PC166，则透过倍频技术可使操作频率倍增为200MHz、266MHz或333MHz。

其后，推出所谓之DDRII SDRAM或是下一代之DDRIII SDRAM，如(图六)所示，意谓外频达到200MHz（DDRII SDRAM）时，组件本身的操作频率可达400MHz，外频达到400MHz（DDRIII SDRAM）时组件本身的操作频率可达800MHz。另外，一种4倍频技术的提出，如(图七)所示，乃是在外频一个周期内作4次的数据存取。其方法是利用DIMM模块2个BANK的特性以一个SWITCH同时抓取2个BANK的DDR数据且此两组数据相差90度的相位，由于DDR每次上、下缘抓取数据的时间并不会用掉整个半周期的时间，固可在此半周期再插入另一笔数据，使外频一个周期内可作4次的数据存取，(图八)所示为QBM之记忆模块。

《图七 四倍频原理》 数据源：Kentron Technology

《图八 QBM记忆模块》 数据源 Kentron Technology

《图九 第三代手机功能区块图》 数据源：Samsung

DRAM产品之发展趋势

随着行动信息及因特网的快速发展，传统用于桌面计算机、高阶服务器、笔记本电脑的DRAM内存，开始大量用于行动通讯、因特网及消费性产品。就桌面计算机、笔记本电脑及高阶服务器方面应用之PC型DRAM产品来说，SDRAM及DDR SDRAM为其主要产品。更大的带宽及更低的成本为桌面计算机之DRAM产品的主要发展趋势，目前大多用在DIMM等记忆模块上。笔记本电脑之DRAM产品，主要用于SO-DIMM等记忆模块，低功耗、低成本、构装体积小及良好的散热特性为其主要的发展趋势。

高阶服务器之DRAM产品，讲求高密度低功耗及良好的散热特性。其位存取的架构有8位、16位及32位，常见的构装型式为TSOP_66及FBGA_60，整理如(表二)所示。在行动通讯之DRAM产品方面，行动市场的快速成长已远超过PC市场，其产品如移动电话、数字相机（DSC）、PDA等，不但讲求个人行动的便利性及产品持续的使用寿命，在外观造型上亦要讲求轻薄短小，同时，在功能上亦必须能提供多媒体的服务。结果，更大的功耗及密度需求，以及更小的构装体积，成为行动通讯用DRAM组件迎合未来产品的重点。

内存功耗降低技术要点

以移动电话之应用来说，若要提供实时的多媒体服务，就需要内建随机易失存储器SDRAM，如(图九)所示。如此一来，将因为功耗过大减短使用时间，即令将SDRAM的操作电压从3.3V下降到1.8V，也会由于SDRAM本身的记忆胞是由1个电容加上一个晶体管组成，需要持续加以充电，导致更多电能的消耗而无法达到省电的目的。针对这个问题，JEDEC的成员们提出三种减少SDRAM充电的功能，即部分区块充电模式（Partial Array Self Refresh；PASR）、温度补偿充电模式（Temp. Compensate Self Reflash；TCSR）及睡眠式电源切断模式（Deep Power Down；DPD）来减少充电次数藉以降低功耗。目前，行动通讯用的DRAM必须具备这些内建功能，才能有效地使用在各类的行动产品上。

一般该类DRAM的存取的架构为16位其构装型式一般为FBGA_54，架构为32位者，常见之构装型式为WBAG_54，整理如表二所示。就因特网应用之DRAM产品而言，上传下载的效益取决于数据传输的带宽及存取的时间长短，故此类的产品需要较短之访问时间（Random Access Time）以及较高之存取密度。在缩短访问时间上面，主要是缩短2次存取动作之间的时差（tRC），如(图十)所示，Network-DRAM将自动充电（Auto-precharge）与列锁定（/RAS）的指令同时触发，并将列锁定（/RAS）与行锁定（/CAS）之间的时差（tRCD）缩短为1个CLOCK，以减少两次列锁定（/RAS）之间的时差。反观一般的DDR SDRAM架构，不但列锁定（/RAS）与行锁定（/CAS）之间的时差较长（约3CLOCK），且充电（precharge）的动作一般多置于下一个列锁定（/RAS）之前，或者与DATA OUTPUT同步作自动充电动作。

(图十二)显示网络用DRAM与DDR SDRAM接脚之差异，可由图中看出READ/WRITE及ADDRESS等控制指令，集中由FN指令所取代且地址数增加到A14，此意味网络型DRAM的存取功能合并且简化，密度亦加大以吻合访问时间短带宽大的需求。这类网络型DRAM的产品，除Samsung的Network-DRAM外，尚有Fujitsu、Toshiba的FCRAM以及Micron、Infineon的RLRAM。如表二所示，其架构有9、16、18、32及36位等多种，而常见之构装型有FBGA_48、FBGA_54F及BGA_90。

就绘图显示之DRAM产品来说，目前以DDR SDRAM为主，其架构有16及32位两种，常见之构装型为FBGA_144。这类产品主要在处理Video data及Pixel data的等大量的影像数据，经常在DRAM与Pixel暂存区之间造成瓶颈。据此，Mistsubishi提出一种3d-RAM的绘图显示型DRAM产品，其特征是打破传统DRAM架构下读写速率近似平衡的方式，而赋予写最大的速率。其次，将SRAM内建到DRAM内部以提Pixel暂存区的记忆容量，如图十二所示。就消费性电子产品之性电子产品之DARM来谈，如表二所示，以SDRAM及DDR SDRAM为主，且皆为32位之存取架构。常见之构装型态有TSOP_86、TQFP_100、FBGA_90及FBGA_144等构装型式。

《图十 Net-work vs. DDR SDRAM Read Timing》 数据源：Samsung

《图十一 Network-RAM与DDR SDRAM接脚比较》 数据源：Samsung

《图十二 3D-RAM功能架构图》

记忆模块产品介绍

常见之记忆模块（DIMM），有ECC（Error code check；错误检查码）及无ECC之分，以及Registered mode及unbuffered mode之分。无ECC之记忆模块必须凑满64位为一次存取的单位，就8位架构之DRAM组件而言，必须8颗DRAM组件才能满足一次存取的单位。有ECC之记忆模块，则必须凑满72位为一次存取的单位，因此就要9颗DRAM组件才能满足一次存取的单位。

通常，每个记忆模块（DIMM）都具有CS切换的功能，来倍增记忆模块的记忆容量，如(图十三)之CS0、CS1所示。也就是说，一条无ECC记忆模块可放16颗8bit的DRAM组件，有ECC记忆模块可放18颗8bit的DRAM组件。此种具CS切换功能的记忆模块（DIMM），又谓具有2个bank的记忆模块。反之，不支持CS切换功能的记忆模块（DIMM），谓之1个Bank的记忆模块。另外，就Registered mode及unbuffered mode的 DIMM来说，有暂存区设计之Registered DIMM具有较优越之性能，模块上除了可看到Register组件外，通常都伴随PLL组件作同相位锁定的功能，unbuffered mode的 DIMM在模块上便看不到Register组件。

《图十三 记忆模块DIMM功能区块图》 数据源：ELPIDA

堆栈式构装在DIMM记忆模块上之应用

前面谈到，由于记忆模块（DIMM）都具有CS切换的功能，当堆栈式构装组件组装在记忆模块（DIMM）上，若该堆栈式构装组件为2层，即2个组件堆栈成一个组件。则可将上层的组件视为1个bank分给/CS0群族，下层的组件视为另1个bank分给/CS1群族。记忆模块存取时，透过CS0及CS1的切放换可使记忆容量倍增。至于，堆栈组件上之个别组件，在脚对脚堆栈时只需将CS即CKE接脚错开并分别隶属不同的bank即可。(图十四)显示以TSOP堆栈之构装组件，(图十五)显示以TSOP堆栈之构装组件之接脚功能图。利用上述之堆栈方法，我们可以将不同型式之构装组件，堆栈到记忆模块上以倍增记忆容量。(图十六)为Samsung的堆栈式构装记忆模块，乃是以2个TSOP组件堆栈而成的记忆模块。(图十七)为ELPIDA的堆栈式构装记忆模块，乃是以2个TCP组件堆栈而成的记忆模块。(图十八)为Tessera的堆栈式构装记忆模块，乃是以4个TBGA组件堆栈而成的记忆模块。

结论

随着内存在电子产品中日益广泛的应用，以及内存技术的日新月异，封装技术的也必须随之有所升级，以迎合电子产品轻薄短小、高效能、低耗电量的设计趋势，才能满足市场与消费者的广大需求；堆栈式构装技术的发展，即是在此种趋势之下诞生的进阶封装技术，预计未来在内存产品中的应用也将更为普遍。

（作者任职于钰桥半导体）

下期预告：闪存（Flash）也是在电子产品中应用日益广泛的内存种类之一，下一期零组件杂志将继续针对堆栈式封装技术，为读者介绍其在闪存与记忆卡产品中的应用，敬请期待！

《图十四 TSOP堆栈之构装组件》 数据源：IRVENESENSOR

《图十五 TSOP堆栈组件接脚功能图》 数据源：IRVENESENSOR

《图十六 TSOP堆栈记忆模块》 数据源：Samsung

《图十七 TCP堆栈记忆模块》 数据源：ELPIDA

《图十八 TCP堆栈记忆模块》 数据源：Tessera