这四家厂商分别是Tensilia、Altera、Palmchip和Fintronic。他们的技术专精领域各有不同，但都为当前SoC在开发上的瓶颈提出了可行、便捷的设计之道。以Tensilica来说，该公司以极前瞻的眼光及技术来发展可组态配置处理器（Configurable Processor），并强调高阶设计语言的新设计方法学（Methodology）；Altera则是FPGA、PLD领域的领导厂商，同时也提出一套软式处理器核心方案，以强化FPGA在SoC设计上的重要地位。

除了处理器外，SoC的设计还遭遇到不少问题，而Palmchip这家公司即定位在高集积度SoC的专业领域，提供多项SoC设计技术与一套颇理想的整合平台；除了关键元件与设计技术，SoC的完成还需要有EDA工具的辅助，Fintronic即是以Verilog 模拟器（Simulation）技术见长，并能提供群组式的更强大运算能力。

很显然地，这四家厂商代表了一种声音：他们皆看到了SoC的发展潜力，但也都感到目前的技术有所不足，业界需要更多便利、有弹性的设计方法，并能保证产品的效能与功能。台湾在SoC的发展上不正在寻求这样的捷径？以下将介绍这几家别具特色的矽谷闪耀之星。

推动高阶语言的Tensilica

《图说一　Tensilica总裁Chris Rowen相信，未来嵌入式处理器的地位会更重要，甚至是到处可见的基本元件，犹如是新的电晶体一般。 》

目前在嵌入式处理器的市场，无疑仍是以ARM为龙头，MIPS则居次，而ARC的Configurable处理器核心也已有相当的市场崭获。相较之下，Tensilica的Xtensa仍算是市场新兵，但笔者认为，该公司的后势相当值得注意。

Tensilica的企图心是最值得关注之处。 Tensilica总裁Chris Rowen一再强调，现行的晶片设计方法已不符时代的需求，业界需要一套更高层级的方法学，而高阶语言（如C/C++）是必然的道路。 Tensilica不只是说说而已，该公司的核心技术皆围绕着这个主轴​​，除了其Configurable处理器核心的硬体设计外，对另一边的软／韧体也同样重视，会在设计过程中同时产生。

不仅如此，Tensilica也企图将能掌控的范围扩展到更全面的领域。在今年二月时，该公司的介绍还限于嵌入式处理器的设计领域，但时隔不到半年，Tensilica这回再次推出一套称为“Xtensa Xplorer”的工具平台，它除了能提供处理器最佳化及软体开发工具外，也有SoC模拟及分析功能，也就是能在高阶语言的抽象层级上，提供一体化的SoC设计环境。

这是一项极为艰巨的任务，因为高阶语言?然能跳脱硬体设计语言，如Verilog、VHDL或System Verilog的片面性，但在硬体逻辑的编译转换实务上，其实仍存在相当多的困难。 Tensilica能掌握处理器核心的软／硬体产生技术已相当不易，如今要再更上层楼跨到完整的晶片流程，其技术上的挑战确实不少。虽不知此平台实际的执行口碑如何，但在用心上还是值得喝采。

除此之外，Tensilica也知道，独占新技术或许能造就可观的毛利，但却很难被广大的业界认识、接受并使用，因此该公司也在今年五月加入开放源码（Open Source）组织─ ─“Eclipse Consortium”，目前该组织的成员包括许多重量级电子及系统业者，如IBM/Rational、Intel、Oracle、Red Hat、Wind River等公司，这些公司皆承诺参与并推动开放源码产品，而Tensilica的Xtensa Xplorer也不例外，希望能借此加速业界对此技术的熟悉与认同。

Chris Rowen相信，随着SoC的发展，嵌入式处理器核心的地位会愈来愈重要，未来甚至会是到处可见的基本元件，犹如是新的电晶体一般，而且每颗晶片当中都有好几个处理器核心。目前Tensilica也已成功打入几个主要市场，如网路传输、网路储存及数位摄影机等，其中HUGHES 的天线传输系统中即采用了6颗Xtensa，而NEC的IP-based网路储存方案（ NAS或IP-SAN）更采用8颗平行处理器及2颗管理及派送处理器，共10颗Tensilica的产品。

正如Chris Rowen所指出的，半导体产业对SoC的需求是肯定的，但在高度成长期来临前，还需要有更多厂商提出好用的工具、平台与产品，并能广泛性的合作，以创造一个完善的设计环境。而这些新技术都有共同的目标，也就是能提供更大的设计弹性，这也是业者念兹在兹的投资回收（ROI）的决定关键。以下介绍的Palmchip，即提出了数个创新性的技术与平台。

《图一　SoC整体设计架构示意图》

实现「随插随用」IP设计的Palmchip

《图说二　Palmchip总裁兼CEO Jauher Zaidi相信“Plug & Play"会在IC设计上实现，而该公司所扮演的角色即是做好这个愿景的时代推手。 》

Palmchip是1996年成立的IC设计公司，成立的时间不算太长，但在技术上却相当具有前瞻性，以提供高整合度SOC平台、IP核心技术与产品为定位。该公司总裁兼CEO Jauher Zaidi明白地表示，他相信“Plug & Play"会在IC设计上实现，而该公司所扮演的角色即是做好这个愿景的时代推手。

Jauher Zaidi指出，IC设计的前段流程涵盖规格定义（Specification）、RTL编码及模拟、合成及最佳化分析，最后再进入后期的布局（layout）阶段，而不同的设计方法会明显影响整体的设计时间与遭遇到的困难。目前产业发展的趋势走向更高集积度的SoC系统单晶片设计，但当路径缩短、更多的功能被加入到晶片中时，也造成三个主要的问题：汇流排（bus）瓶颈、复杂的晶片电路路由（routing）、区块与区块间的时序终结（timing closure）问题，如要顺利过渡到此一新的设计层次，业界需要有不同的思考与工具。

就晶片内部汇流排来说，原先的讯息传递只能一个口令一个动作，但SoC的功能已复杂许多，此一传统作法会造成大量的讯息拥塞，进而降低效能，与SoC的目标背道而驰。因此，Palmchip提出一套解决方案，也就是“Matrix”，运用的是多重交流道的观念，让多个指令与动作能同时进行，也不会因互相干扰而产生交通堵塞的问题。

在路由问题方面，一颗高集积度的晶片当中，因为放进了更多的功能区块，要让彼此沟通就产生了更多的线径（wire）需求，但设计者却面临一个窘境，也就是没有足够的空间来置放线径。目前的解决方式不外是牺牲一些功能，或采用单点对多点的特殊网管方式。

若这样做还不够，就得想办法增大空间，走上增加layer的非标准型的晶圆生产方式，但走这条路的结果是成本更高、良率降低，而且会拉长生产的时间，对于布局工具来说也增加许多困难。因此，Palmchip针对此瓶颈提出了CrossSwitch方案，也就是在晶片中的多个路径汇流点上设置讯息传输控制节点，以独到的技术来达成快速传递、沟通的晶片资讯网路管理。

至于时序终结的问题，在较小及低速的晶片上还比较容易掌控，但当晶片变大、讯息变快时，功能区块与区块之间的路径也变长，这时讯号的传送就很容易出现问题，难以符合时脉频率。 Palmchip对此也提出时序分接头（Timing Tap）技术，让讯息传输容易控制，而不用牺牲调降时脉的频率。

这些技术方案即构成了Palmchip的SoC平台（AcurX）及CoreFrame架构，能让SoC的设计阻碍大幅降低。 Jauher Zaidi指出，由于该公司的中立角色，此一平台并不独厚某些明星产品或市场大厂，而是能让普遍的IC设计公司来使用。为了加速客户的设计案，Palmchip除了支援主要的处理器核心（ARM、MIPS、ARC）外，本身也掌握了多项IP，其中又以连结标准IP为大宗。

笔者以为，Palmchip确实为SoC的无障碍设计环境做了不少贡献，对于台湾众多的IC设计公司来，正提供了跨越SoC门槛的很好工具。但该公司能否因此脱颖而出呢？短期间内看来机会不大，因为这些SoC的瓶颈在今日仍不明显，还需等待高集积度IC改朝换代的来临。

小而专的Verilog模拟器厂商 － Fintronic

《图说三　Fintronic总裁Alec Stanculescu博士认为，高阶语言C/C++的重要性会提升，但与Verilog应该要有密切的互通关系，才能成为实用的业界语言。 》

相较于Cadence或Synopsys，Fintronic算是一家小型的EDA厂商。该公司于1987年成立，一直专注于Verilog的模拟器（Simulation）这个技术领域，所以公司规模虽不大，但因在技术保有独到之处，因此处于竞争激烈的EDA市场中仍能毅立不摇至今。

投入硬体设计语言超过二十年的Fintronic总裁Alec Stanculescu博士指出，业界已不太需要VHDL，但在一段时间内Fintronic的工具还会支援；至于未来的发展上，Alec Stanculescu认为Verilog还是为基本的设计语言，而高阶语言C/C++的重要性会提升，但它们与Verilog应该要有密切的支援、互通关系，才能成为实用且流通的业界语言。

在Verilog的发展上，向来是由领导性的EDA厂商率先推出新的特性、用法，再由IEEE制定为业界的标准。 Alec Stanculescu表示，Fintronic在Verilog模拟器的创新上有相当的贡献，例如率先让模拟器能在64位元的大型主机上工作，除了SUN的Sparc、DEC的Alpha及HP的PA-RISC这些RISC主机外，Fintronic的模拟器也能用在64位元的Intel平台上，并采用Linux为作业系统。

Alec Stanculescu相当看重模拟器在Linux主机上的运作，他认为除了成本低、稳定性佳等诱因外，效能表现上也让人十分满意，目前该公司的Super FinSim已能在4GB主记忆体的64位元Linux主机上顺利操作，日前也成功展示了在6GB主记忆体环境下的高速工作效能。

不仅如此，Fintronic的另一大技术特色在于「模拟器农场」（Simulation Farm），也就是让一个工程师就能同时管理数十多台、甚至是数百台模拟器。 Alec Stanculescu表示，此一群组运算的观念，主要来自两大理由：一是因为电脑价格的快速下跌，但功能上却是不断提升；再加上中低阶64位元电脑的出现，让大型电路的模拟过程不再需要将电路区隔处理，而能直接进行整体模拟，不但节省时间，而且更容易管理。

至于业界在探讨的另一个问题，即「V​​erilog模拟器是否会成为标准化产品？」Alec Stanculescu表示，答案有两面，是“yes”，也是“no”。由于这方面的技术会被制定为IEEE 1364标准，所以有兴趣的厂商皆能依此推出标准产品，但新的技术与功能还是会不断地被技术领导厂商提出，这部分当然属于非标准化的产品。一般用户会喜欢标准化的模拟器产品，Alec打趣着说：「比较有保障嘛。」「但具冒险精神的用户则能享有更多技术优势。」

为可程式元件增添运核心 － Altera

《图说四　Altera IP事业部副总经理Craig Lytle表示，软式处理器的Nios的最大好处是「弹性十足」，它提供用户自行定义​​规格的高度弹性。 》

在这次介绍的四家公司当中，Altera应该是国内业者最熟悉的一家。由于可程式化元件的设计弹性优势，使得此一市场在景气低迷中仍能逆向成长。为了打破只能当作原型（prototype）阶段应用的印象，不论Altera或Xilinx皆积极推广可程式元件的应用范畴，除了竞逐ASIC的投片市场外，更与热门名词SoC挂?。以Altera为例，近来强打的口号即为SOPC，所增加的“P”当然就是“Programable”。

这应该算是一个相当可行的SoC开发模式。 SoC强调的整合IP，与可程式元件（特别是FPGA）不谋而合，至于原本欠缺的SoC处理器核心，也在推出Nios后获得补齐。

Nios是一个Altera FPGA晶片中的处理器核心，采用的是16位元的RISC指令集架构。 Altera IP事业部副总经理Craig Lytle表示，设计者使用Nios的最大好处，就是「弹性十足」，因为它是软式处理器（Soft Processor）。目前业界多数的嵌入式处理器属于硬式处理器，功能上是固定的，虽然卖方也提供了一系列的不同功能搭配选择，但可能仍非最适合的方案；相较之下，软式处理器则提供了用户自行定义​​处理器规格的高度弹性，更能满足用户的需求。

Altera受业界称道的一项特色，即在于提供了完整且容易操作的工具，在Nios的使用上也保有这样的优势。在现场示范中，除了需求规格定义能颇轻易地在物件化的介面下操作外，第三方的程式或购入的IP也能快速的点选外挂，经过几个简单的步骤即能进行最佳化的系统模拟，确实相当便利。

Altera也认同单晶片多处理器的可行性。 Craig Lytle表示，在系统单晶片中增加处理器单元，可以减少主CPU的负担，更重要的是，这样做能提升I/O频宽的容量及速度。但在整合上的难度也会提升，尤其是处理器单元最具加值性的客制化逻辑（Custom Logic）区块之间的沟通，因此持续提升便利的建置工具，缩短在整合设计上的时程及错误产生，也是Altera的关键任务。

结论

一个具吸引力的新名词在实现以前，总是令人向往、充满挑战与商机，让许多人前仆后继、不顾一切地投身其中。 “SoC”，也算是这样的一个时代名词吧。

本文所围绕的主题，正是目前还谈得多、做得少的“SoC”。业界对它的好处已耳熟能详，如更小的尺寸、成本及电力消耗，更高的效能，快速上市，及更多的功能等等；而在技术面上，高阶制程（从0.18μ到0.09μ ）的高集积度，也需要SoC这样的复杂晶片来加以利用。

但现在的问题是，该怎么做呢？投资是不是真能回收呢？因此上游厂商寄望在此新架构下再辟市场，就不能只是说说而已，还得拿出可行的方法，营造更成熟的环境。这些，在本次采访的数家公司中，正展现了这样的强烈企图心，而这些只是矽谷中的少数公司，还有多少没看到的公司在此议题上深耕呢？

因此，矽谷被誉为推动高科技业前进最有力的那双手，确不为过。