行动、高效能运算、汽车和物联网这四大推动半导体未来成长的应用,以及加速上述应用成长的人工智慧及 5G,都使多功且高效能晶片的需求倍增。这些新一代的高速运算晶片,多半已开始采用晶片堆叠架构,并整合多种不同的晶片来扩充其功能与效能。异质整合已成为不可逆的趋势。
![]()
|
随整合在同一封装中的晶片数量越多,结构越复杂,不仅使找出个别不良晶片难度提高,元件间的相容性与互连也为IC成品可靠度加入许多不确定因子。除此之外,先进制程成本控制压力与缩短的上市周期,更催生颠覆传统的测试方法。传统以单一元件个别测试(Final Test)的重要性已被晶圆级测试(Wafer Level Test)及系统级测试(System Level Test)取代。
过去从设计的角度来提高讯号的可控制性和可观察性(Design for Test),也将被Test for Design的概念所强化。Test for Design强调收集测试过程中所产生的数据,加以分析学习後回??至设计端以减少设计规范上的错误,进而缩短开发时间。未来,设计、制造、封装、测试将不再呈线性关系,而是一个不停循环优化的过程。
...
...
| 另一名雇主 | 限られたニュース | 文章閱讀限制 | 出版品優惠 |
| 一般使用者 | 10/ごとに 30 日間 | 0/ごとに 30 日間 | 付费下载 |
| VIP会员 | 无限制 | 25/ごとに 30 日間 | 付费下载 |


