搜尋

會員登入

搜尋

導覽

會員

興大和成大聯手打造全球首見懸浮式鐵電二維電晶體

瀏覽次數:3282

突破材料限制開啟建構晶片新局面。在國科會自然司、尖端晶體材料開發及製作計畫與A世代前瞻半導體專案計畫,以及教育部特色領域研究中心計劃的大力支持下,由中興大學與成功大學共組的研究團隊,成功研發出全球首見的「懸浮式鐵電膜整合二維電晶體」技術成果,今年6月底正式發表於國際權威期刊《Nature Electronics》,展現台灣在半導體關鍵材料與元件整合領域的世界級實力,此舉為AI晶片、記憶體整合與3D封裝設計開啟全新想像。


圖一 : 興大與成大合作突破材料瓶頸,攜手打造全球首創懸浮式鐵電二維電晶體。圖二為懸浮式鐵電二維電晶體的模樣。
圖一 : 興大與成大合作突破材料瓶頸,攜手打造全球首創懸浮式鐵電二維電晶體。圖二為懸浮式鐵電二維電晶體的模樣。

這項技術的核心創新,在於首次將鐵電材料 Hf0.5Zr0.5O2(簡稱 HZO)製成厚度低於20奈米、可自由轉印的懸浮式薄膜,並成功且穩定地整合至二維半導體 MoS? 上,作為電晶體的高介電閘極絕緣層。這種結構有效克服了傳統製程中常見的界面損傷問題,並展現出超過十億倍的開關比,以及僅53 mV/dec 的超低次臨界擺幅,在功耗與效能兩方面皆大幅優於現行主流技術。


傳統上,半導體業界多仰賴原子層沉積(ALD)或化學氣相沉積(CVD)方式製作介電層,然而這些方法難以在不破壞二維材料的情況下形成高品質鐵電或高介電結構,且通常需要複雜後處理程序,限制了電晶體在效能與製程靈活性上的發揮。相較之下,本研究採用的懸浮式HZO薄膜技術,擁有高轉印自由度與界面親和性,讓製程設計更具彈性,並為二維材料元件未來的實際應用提供可靠基礎。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般使用者 10則/每30天 0則/每30天 付費下載
VIP會員 無限制 25則/每30天 付費下載

Card Image

打通 3D IC 設計任督二脈:從架構探索到最終簽核的加速實踐

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝,設計團隊可將不同製程、不同供應商的運算、記憶體、I/O 與加速器 IP,整合為複雜的系統級封裝…

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝…