行動、高效能運算、汽車和物聯網這四大推動半導體未來成長的應用,以及加速上述應用成長的人工智慧及 5G,都使多功且高效能晶片的需求倍增。這些新一代的高速運算晶片,多半已開始採用晶片堆疊架構,並整合多種不同的晶片來擴充其功能與效能。異質整合已成為不可逆的趨勢。
![]()
|
隨整合在同一封裝中的晶片數量越多,結構越複雜,不僅使找出個別不良晶片難度提高,元件間的相容性與互連也為IC成品可靠度加入許多不確定因子。除此之外,先進製程成本控制壓力與縮短的上市周期,更催生顛覆傳統的測試方法。傳統以單一元件個別測試(Final Test)的重要性已被晶圓級測試(Wafer Level Test)及系統級測試(System Level Test)取代。
過去從設計的角度來提高訊號的可控制性和可觀察性(Design for Test),也將被Test for Design的概念所強化。Test for Design強調收集測試過程中所產生的數據,加以分析學習後回饋至設計端以減少設計規範上的錯誤,進而縮短開發時間。未來,設計、製造、封裝、測試將不再呈線性關係,而是一個不停循環優化的過程。
...
...
| 使用者別 | 新聞閱讀限制 | 文章閱讀限制 | 出版品優惠 |
| 一般使用者 | 10則/每30天 | 0則/每30天 | 付費下載 |
| VIP會員 | 無限制 | 25則/每30天 | 付費下載 |


