算力天花板不再取決於奈米 先進封裝擴產將決定AI晶片命運

在半導體產業過去數十年的發展歷程中，摩爾定律始終是算力競賽的最高指引——只要縮小電晶體尺寸，就能換取更高的效能與更低的能耗。然而，隨著先進製程邁向 2 奈米、進入環繞式閘極（GAA）架構與晶背供電（如 A16）的極限領域，物理邊際效益顯著遞減，晶圓製造成本更呈指數級暴增。

這場牽動全球科技巨頭的算力戰爭，主戰場已悄然從前段的晶圓微縮，轉移至後段的系統級整合（System-level Integration）——先進封裝。

圖一 : 產業焦點正從晶圓微縮轉向先進封裝與系統級整合。

當前高效能運算與生成式 AI 晶片（如 GPU、客製化 ASIC）的架構，高度仰賴將運算核心與高頻寬記憶體緊密互連。這類異質整合極需 2.5D/3D 先進封裝技術（如台積電的 CoWoS、SoIC）支援。

在這一格局下，決定 AI 晶片實際出貨量天花板的，往往不再是前端 3 奈米或 4 奈米的晶圓產能，而是後端先進封裝的產能配額。

晶圓代工與 OSAT 巨頭的配額角力：以台積電為首的晶圓代工龍頭，因 CoWoS 產能長年處於滿載邊緣，其配額分配直接左右了 NVIDIA、AMD 等 AI 龍頭的交付週期。

外包擴散效益：為緩解供給瓶頸，晶圓代工廠加速與專業封測代工廠（OSAT，如日月光投控 ASE、Amkor）深化合作，將部分中後段製程（如 CoW 後的 oS 段）外溢分流。掌握先進封裝產能的業者，正握有對科技巨頭定價與議價的關鍵話語權。

面對龐大的算力缺口與晶片面積持續膨脹的挑戰，業界正開闢兩條關鍵技術路徑以尋求突破：

1. FOPLP（面板級扇出型封裝）：從成熟應用躍升高效能運算

傳統晶圓級封裝（FOWLP）受限於 12 吋（300mm）圓形矽晶圓的物理形狀，邊緣面積利用率不足且面積拓展有限。而 FOPLP 採用長方形玻璃或金屬基板進行封裝，面積利用率可大幅提升至 85% 以上，具備單批次處理面積大、單位成本更具競爭力的優勢。

儘管 FOPLP 在高密度細線寬（Fine Line/Space）與翹曲（Warpage）控制上面臨嚴苛物理考驗，但在封測業者積極攻克材料與設備瓶頸下，該技術正逐步從消費性電源管理 IC（PMIC）與射頻晶片，邁向中高階 HPC 模組的替代解決方案。

2. 玻璃基板（Glass Substrate）：材料生態系的典範轉移

當晶片封裝面積邁向「光罩尺寸極限（Reticle Limit）」的數倍以上時，傳統有機基板容易因熱膨脹係數（CTE）不均而產生形變與訊號衰減。

以英特爾（Intel）、三星（Samsung）及各大材料廠為首推進的玻璃基板技術，具備極高的平整度、優異的耐熱性與更高的互連密度，被視為能承載次世代超大型 AI 晶片模組的終極解方。一旦玻璃基板在切割良率與量產設備鏈成熟，將顛覆現有 ABF 載板產業的價值分配鏈。

從單點微縮到「立體重構」的算力新常態

半導體的競爭邏輯已徹底重寫。未來的晶片架構不再追求將所有功能塞進同一顆單晶片，而是透過 Chiplet（小晶片）技術進行模組化拆解，再由先進封裝進行立體拼接。

對於產業觀察者與投資者而言，評估一家半導體企業的競爭護城河，已不能僅看奈米節點的推進速度；能否在熱管理、傳輸延遲、材料變革與封裝產能利用率上取得最佳平衡，才是決定下一世代 AI 霸權誰屬的核心關鍵。