Altera為矽智財保護提供設計安全的解決方案

在當今競爭激烈的商業環境以及政府和軍事等對安全性要求很高的應用中，實現矽智財（IP）保護已經成為具有挑戰性的任務。Altera宣佈可提供全面性的Stratix II FPGA設計安全解決方案來保護IP。Stratix II設計安全解決方案使用先進加密標準（AES）以及128位元非揮發性密鑰，實現起來方便，適用於對設計要求具有靈活性和保密性的應用。

隨著每一製程技術節點的發展，FPGA在密度、功能和性能上不斷進步，越來越多的設計人員採用FPGA實現以往由ASIC或者ASSP完成的關鍵系統功能。

TPACK的CEO Peter Viereck表示，「Stratix II FPGA以及HardCopy結構化ASIC所具有的非揮發性安全性，使我們的解決方案具有ASSP的安全性和成本，以及可編程邏輯的產品及時面市和靈活性優勢。由於Stratix II FPGA結合了AES領先的性能、密度，因此，提供的完整的Ethernet/MPLS和Ethernet-over-SONET/SDH解決方案能夠滿足最苛刻的規範要求。」
...
...

使用者別	新聞閱讀限制	文章閱讀限制	出版品優惠
一般使用者	10則/每30天	0則/每30天	付費下載
VIP會員	無限制	25則/每30天	付費下載