帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
TVS二極體效能最佳化實作
 

【作者: Jim Lepkowski】   2007年02月28日 星期三

瀏覽人次:【23049】

暫態電壓抑制(Transient Voltage suppressor;TVS)二極體是保護敏感電路元件不受ESD與EMI突波影響一個相當有效且低成本的選擇,本文將提供能夠把TVS二極體所提供突波保護效能最佳化的印刷電路板佈線指南,此外,也將透過範例來描述採用TVS二極體時各種不同電路組態的優缺點與取捨考量。


印刷電路板佈線指南

位置

TVS元件應該要加到印刷電路板上輸出入連接器的資料與電源連線上,儘可能將TVS元件安排在接近雜訊源可以確保突波電壓在脈衝耦合到相鄰電路板走線前會先經過箝位處理,此外,電路板的TVS走線也應該要短,原因是較短的走線長度也就相當於較低的阻抗,可以確保突波能量會由TVS元件消耗而不是晶片內部的ESD保護電路。將較敏感的走線安排在印刷電路板的中央而非邊緣是處理時保護免受ESD干擾的一個簡單方法,(圖一)提供了印刷電路板佈線安排的範例。



《圖一 TVS二極體的箝位效能可以透過將元件安排在接近輸出入連接點,並將連接TVS的走線長度縮短而提高。》
《圖一 TVS二極體的箝位效能可以透過將元件安排在接近輸出入連接點,並將連接TVS的走線長度縮短而提高。》

接地選擇

如果可能,保護線路應該將突波電壓並聯到參考點或者是機殼的接地上,如(圖二)所示。將突波電壓直接並聯到晶片的信號接地點會造成接地彈跳現象,在單一接地的印刷電路板上,TVS二極體的箝位效能可以透過利用相對較短且幅度較寬的接地走線將阻抗降到最低來加以改善。



《圖二 將TVS元件連接到機箱或電源接地點有助於避免雜訊信號耦合到受保護晶片的信號接地。》
《圖二 將TVS元件連接到機箱或電源接地點有助於避免雜訊信號耦合到受保護晶片的信號接地。》

寄生電感

印刷電路板佈局與晶片包裝的寄生電感可能會造成TVS嵌位電壓大幅過載,其中印刷電路板的電感可以透過使用較短的走線長度或具備獨立接地與電源接面的多層板來加以降低,而包裝所造成的電感則可以藉由選用小型化表面粘著式包裝來加以解決。


迴路區

幅射雜訊與受射頻信號影響的問題可以透過儘可能縮減由高速資料與接地線所形成的迴路區大小來降低,一個解決迴路區最小化問題的有效方法是在印刷電路板設計上加入接地面,特別是在走線長度相對較長時,雖然將TVS元件與晶片間的距離儘量加大可以提供隔離,但卻可能增加迴路區的面積大小,請參考(圖三)。


《圖三 資料與接地走線可能會形成意外的天線功能,提高受射頻信號影響與印刷電路板輻射雜訊的可能。》
《圖三 資料與接地走線可能會形成意外的天線功能,提高受射頻信號影響與印刷電路板輻射雜訊的可能。》

元件選擇指南

突崩式TVS與二極體陣列比較

突崩式TVS二極體雖然擁有高突波規格,但相對較大的電容值使得這類元件成為負載切換開關與直流電源匯流排保護應用的較佳選擇,相反地,二極體陣列適當的突波規格與較小的電容值則較適用於高速資料連接線的保護,突崩式TVS與二極體陣列通常可以交互使用,但部份電路在選擇適合採用的元件時則需要經過仔細的分析。(圖四)描述了當存在一個電流可以透過資料線流經二極體陣列路徑時所發生的向後驅動問題,如果VDD2大於VDD1,那麼資料連接線有可能意外地提供電源給模組1,這個情況可能會造成邏輯晶片的電源啟動問題,或是在斷電後模組1上指示燈被點亮的異常狀況。



《圖四 突崩式TVS以及遮蔽二極體是消除可能存在於二極體陣列中向後驅動電流路徑的兩種選擇。》
《圖四 突崩式TVS以及遮蔽二極體是消除可能存在於二極體陣列中向後驅動電流路徑的兩種選擇。》

單向與雙向突崩式TVS二極體

單向與雙向突崩式TVS二極體不同的崩潰電壓(breakdown voltage;VBR)可以為特定應用帶來不同的優勢,單向式元件擁有反向偏壓崩潰電壓VBR以及相等於二極體前向電壓(VF)的前向偏壓崩潰電壓,另一方面,雙向式元件的崩潰電壓則等於VBR,單向式二極體的低崩潰電壓對負向突波電壓來說,通常是直流電源線與單電源供電晶片的ㄧ個優勢,相反地,雙向元件的對稱式崩潰電壓則通常能夠提供給差動式輸入或輸出放大器更好的雜訊處理效能,請參考(圖五)。



《圖五 雙向式元件可以將雜訊信號嵌位到0V的平均電壓,降低音訊放大器中的交流哼聲與直流雜音。》
《圖五 雙向式元件可以將雜訊信號嵌位到0V的平均電壓,降低音訊放大器中的交流哼聲與直流雜音。》

《圖六 電阻R會促使I1I2,確保大部分的突波能量會由外部二極體所吸收。》
《圖六 電阻R會促使I1>>I2,確保大部分的突波能量會由外部二極體所吸收。》

外部與內部晶片保護電路的比較

理想的外加TVS元件應該能夠吸收所有突波脈衝的能量,但是在實際上則不然,部分的突波電流能量可能會通過晶片內部的保護電路,一個限制電流流入內部保護電路的方法是使用一顆串接電阻,如(圖六)。雖然內部保護電路在避免組裝時發生ESD失效的表現上相當良好,但保護元件相對較小的尺寸則限制了它們承受正常產品使用情狀下所發生突波信號的能力,另一方面,雖然二極體的突波處理能力與體積成正比,但通常在晶片中整合較大型的保護元件並不實際。


---本文由On Semiconductor安森美半導體提供---


相關文章
電源輸入線的風險和保護
comments powered by Disqus
相關討論
  相關新聞
» 意法半導體突破20奈米技術屏障 提升新一代微控制器成本競爭力
» Pure Storage攜手NVIDIA加快企業AI導入 以滿足日益成長的需求
» ROHM推SOT23封裝小型節能DC-DC轉換器IC 助電源小型化
» 意法半導體先進高性能無線微控制器 符合將推出的網路安全保護法規
» ST推先進超低功耗STM32微控制器 佈局工業、醫療、智慧量表和消費電子


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.35.175.172.94
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw