账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
Motholedgy将能提高IP价值
潘木旺:IC设计失败的因素界定将会成为一大关键

【CTIMES / SMARTAUTO ABC_1 报导】    2001年11月22日 星期四

浏览人次:【2420】

所有的电子产品开发平台中,最热门的开发产品莫过于SoC,其中对IC设计与EDA业者的影响更甚。益芯科技副总经理潘木旺在二十二日接受本社独家专访时表示,指出,SoC的开发,将可以使EDA Tool及IC Design House之间的关系更加密切。IC Design House藉由完整的EDA工具,能够更轻松、快速而且正确地完成产品设计,而EDA厂商也可在提供服务时对自己的工具进行修改。

由于现今各家对「SoC」(System on Chip)的定义不尽相同,益芯对其界定为:一个系统的基本诉求在于芯片要拥有CPU、可程序化设计(Programable)、IO interface、软/硬件功能、量测功能与嵌入式内存等等条件,才可算得上是「SoC」。

对于平台发展,Cadence在业界有着相当响亮的核心概念"Mothodology"(方法论),即由应用中产生方法,并从中得到设计知识(Knowledge)与工具应用(Tool)的效益。潘木旺更进一步说明,Cadence依此所推衍出来的两个观念为「Platform Design Methodology」与「Dirvative Design Methodology」;前者设计概念在由建构一个平台的方式架置一个平台,后者则是指从基本组件及芯片结构的技术应用中,发展成形的架构。

以Cadence的Tality平台为例,即为一个建构Mothodology Service的空间。潘木旺指出,Tality发展至今已有900~1000人,拥有强大的发展设计技术,可针对Wireless、Networking、多媒体等市场进行开发。而Cadence的Mothodology以该公司自有工具对特定技术进行研发,达成「Time to Market」的任务,即为Dervivative Design。

潘木旺指出,平台首重四点:Platform-Based Design、Derivative Design Methodology、IP Reuse及IP Data Based Inferstructure。若以设计的角度看未来业界发展,则产品无法运行或设计失败的因素界定将会成为未来的一大关键,由于SoC每个物理层都有其测试方法,如何在其中找出真正的错误将是一大挑战。

另一方面,专卖IP的公司未来发展也趋于多向化,在提供IP的同时可能也需要提供模块;或者也可能成为SoC设计公司的Solution 供应者,可以对单一代工厂进行服务,其IP也可能供应多家代工厂,但须要了解不同公司的设计工具,才能知道具体的产品需求。

關鍵字: 益芯科技  潘木旺 
相关新闻
MIPS与益芯连手拓展亚太市场
益芯IC设计公司成立
comments powered by Disqus
相关讨论
  相关文章
» 在医疗仪器领域做创新的研发!
» 领导者心胸决定企业成就
» 新型信号产生器可同时提供完美信号与精确的瑕疵信号
» 全面提升量测资料存取便利性与安全性
» 测试系统亦需保持身材


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK85E2H317KSTACUK7
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw