晶圓大廠台積電2005年第一場技術研討會於四月下旬在美國矽谷舉行，該公司於會中向IC設計業界介紹該公司Nexsys 65奈米製程技術及服務，首批客戶晶片也將於2005年12月產出。該65奈米技術為一SoC平台，能提供高密度、小體積與更低耗電、低成本等競爭優勢。

台積電指出，與90奈米製程技術相較，65奈米製程技術標準元件的密度增為兩倍；六電晶體存取記憶體（6TRAM）的元件面積減少一半、不到0.5平方微米；單電晶體存取記憶體（1TRAM）的元件面積則縮小為65。此外，電晶體閘極氧化層（gate oxide）的厚度亦大幅縮小，能進一步提高電晶體效能。此外與台積電90奈米泛用型（General Purpose）製程技術相較，65奈米泛用型製程技術電晶體速度快上50％，同時待機電力（Standby Power）耗電量也減少20％。

台積電是在去年四月成功使用65奈米製程技術產出SRAM並通過功能驗證。隨後包含Altera等多家廠商也起始投片試產，現已成功產出多種邏輯與記憶體晶片並進行進一步的功能驗證中。台積電表示接下來該公司會有更多的客戶使用此65奈米製程進行設計，並於今年下半年起投片試產。

台積電將於其兩座12吋晶圓廠Fab12及Fab14以65奈米製程技術為客戶生產晶片，今年十二月將先針對客戶需求，提供低耗電量的65奈米Nexsys製程量產服務。而高速（High Performance）及泛用型製程將於明年依序推出；絕緣層上覆矽（silicon-on-insulator；SOI）以及超高速（Ultra-High Performance）則預計於2007年推出。所有不同產品應用的製程都將同時提供邏輯以及混合信號製程，也可以搭配嵌入式記憶體製程技術。