隨著人工智慧（AI）模型持續快速擴展，運算規模已從過去的數十億參數躍升至動輒數兆參數。龐大的數據處理需求，正讓晶片間與節點間的資料傳輸成為瓶頸。為因應此一挑戰，鍺矽光子技術新創光程研創（Artilux）與ASIC及Chiplet設計服務商世芯電子（Alchip）今（25）日宣布策略合作，攜手開發專為大規模AI加速器垂直擴展與水平擴充應用設計的超低功耗光子互連平台。

光程研創攜手世芯電子推出超低功耗光子互連平台，加速全球AI資料中心落地與應用。

根據Ciena於2025年發布的資料中心網路基礎架構報告，未來五年（2025至2030）全球資料中心互連（DCI）頻寬需求將成長六倍，驅動力來自高頻寬、低延遲的AI應用。然而，目前廣泛使用的銅線電氣互連技術，無論是主動式電纜（AEC）、PCIe匯流排，或高頻寬記憶體（HBM）介面，皆面臨效能瓶頸。當單通道傳輸速率超過50 Gbps時，訊號完整性、能耗與封裝密度限制成為重大挑戰，並造成成本與散熱壓力急遽升高。

相較之下，光子互連可在大幅降低功耗的同時，實現每秒兆位元（Tbps）級的高速傳輸，成為AI世代運算基礎建設的關鍵解方。光程研創執行長陳書履表示，要兼顧AI的垂直擴展與水平擴充，異質整合已不可或缺，包括小晶片（Chiplet）、CoWoS先進封裝與光子I/O等技術都需協同發展。此次合作結合光程研創獨有的鍺矽光子技術，以及世芯電子在ASIC與Chiplet設計的深厚實力，將共同打造一個模組化、可拓展的光子互連平台，預期帶來突破性的效能與能效優化。

雙方強調，此平台將充分利用涵蓋晶圓代工、先進封裝及一線客戶的完整生態體系，加速光子互連技術在全球AI資料中心的導入。隨著AI運算需求持續攀升，該合作有望推動資料中心架構進入全新世代，為AI加速器與高效能運算（HPC）領域帶來卓越的效能表現與成長動能。此次合作為AI產業邁向更高效能、更低功耗的新時代奠定基礎。