全球电子产品因应高速与宽带发展，及可携式产品轻、薄、短、小的需求，促使集成电路朝高整合之系统单芯片(System on Chip)发展。而半导体工业的芯片制程技术，在经历一波波剧烈竞争挑战下，也有相当大的进展，使得成本优势与产品世代替换展现出极快速演进；而在半导体产业中属于后段之封装、测试制造技术，也积极努力配合市场需求，寻求技术上与成本上的突破。

从芯片制造完成到电子系统产品，其制程需经过测试、封装(组立)、组装等步骤，为了达到电子系统产品的高功能需求，每一步骤皆有其特殊需求(表一)且需要上下制程能相互串联达到制程简单化及低成本的要求。

《表一 制程需求》

CSP十分符合热门产品的需求

未来半导体封装、测试、组装的技术趋势，在各厂商竞相推出小尺寸、多功能的可携式产品风潮下，芯片级封装(Chip Scale Package;CSP)将成为封装的主流(表二)，因CSP产品十分符合目前热门产品的需求，目前部份高阶PC及PS2等产品的DRDRAM内存已采用CSP封装，2000年起CSP已广泛应用在各种IC产品的封装上。

在众多CSP技术中，又以先进的晶圆级封装(Wafer Level CSP;WL-CSP)的成本最具优势，因为是以晶圆(Wafer)为计算基准而非芯片(die)数，故晶圆上的芯片颗数越多，则平均的单价越低，因此适用在芯片数多且良率高的产品上，是CSP型态中最具成本优势的封装方式。

在所有半导体产品中，目前CSP主要应用对象为芯片面积小或脚数低的产品，如DRAM、Flash、SRAM等内存，及MCU芯片，然而高脚数、高速用途CSP比重将逐步提升，据Nikkei Microdevices在2000年2月的预估，用于100 MHz以上的高速用途CSP，由99年占所有CSP出货量的38％，将于2002年时成长到45％。东芝98年时高速CSP比重为零，但99年跃升到59％，2000年以后仍将维持30～50％比重。富士通的比重到2003年都将维持50％的高水平。SONY在高效能CSP的发展也非常积极，预计出货比重由96年的30％增加到2003年的80％。

《表二 封装主流》

可携式产品的IC封装趋势

由(表三)可知集成电路封装的技术趋势，CSP大多使用在中小pin count的Chip上，尤其是可携式需短小轻薄的电子产品，将大量使用此类封装的IC。目前市场上大多使用传统的制程封装方法来制造CSP，如FBGA、uBGA等。但其制造成本过高，因此国外各厂家皆竞相研发晶圆级封装(Wafer Level Packaging)，来降低成本与缩短制程时间，例如：Chipscale、EPIC、UltraCSP、NEC、Sandia National Labs、Tessera、ShellCase、Fujitsu、Casio/Oki、Toshiba、Hitabchi、Flip Chip Technologies等公司。

而目前因Wafer Level Burn-In的技术尚未成熟，仍旧使用传统单颗分离测试与Burn-In的方式(须在测试及Burn-In前将已封装Chip切开分离，造成制造成本仍高居不下，是各大封装厂急欲克服之难题)。

《表三 IC封装趋势》

CSP将成为IC后段制程的主流技术

因为采用CSP有许多优点：包括可使制程时间缩短、成本大幅下降、自动化、计算机化较简单、电性功能特优、设备成本下降(简单化)、材料及制具简单、Burn-In简单且低成本(使用Built in Circuit)、测试简单化且成本低(使用Built In Self Test Circuit;BIST)、制程追踪简单快速(Yield Improvement)、设备使用年限延长、使用现有的SMT制程等等，非常多的优点。

因此，CSP将成为IC后段制程的主流技术，国外各大厂家正积极投入研发，当其制程及测试技术成熟时，将改变现有的封装、测试产业。产业将面临重新洗牌，台湾半导体工业在封装、测试产业因应产业的制造技术变迁，应加速投入研发并与上下游厂家合作，以建立技术自主性，避免被外商控制。