一般而言，若抖动程度与译码的脉冲长度比起来较小时，AES3数字音频接收器就应该可以有效地将具有抖动的接口信号译码。但随着抖动的程度增加，接收器开始出现不正确的译码信号，若抖动持续增加，接着就无法译码，所以会出现锁不住信号或是有时无声的情形。在接收器开始产生错误前，最高的抖动量就被称为装置的抖动容差。

PLL具有频率回复的功能，具有低通的特性，其特性为类似于机械性惯性转轮，它反应或者是齿轮的改变，比转角频率的速率慢时，会过滤出较快的改变。之后，对于接收器转角频率之上的抖动而言，抖动容差是独立的频率，但是当频率改变的速率（抖动频率）降低时，接收器就能够逐渐地跟随着这些改变。这意思是若在较低的抖动速率下，接收器就能够渐渐地增加抖动量，因此抖动容差就会升高。

抖动频率接近转角频率是有可能的，就像是一个阻尼不足的设计，所以抖动容差的降低是值得注意的。这种情况的发生是因为进来的数据转换时间偏差，和接收器所预估的数据转换时间的不同，因此造成接收器内的共振。但如果接收器不追踪抖动的话，结果比实际情形还差。

AES3接口所定义的抖动容差样版，如(图一)所示。容差的单位是以UI来定义，在X轴上所表示的，是正弦曲线的抖动频率，图中的线表示接收器抖动容差所需要的最低限度。值得注意的是：这个样版所隐藏的含意表示接收器应该有个大概在8 kHz以上转角频率，这表示接收器PLL的衰减不可能低于这个频率，所以，它将会追踪抖动并且让它通过，如果需要有效抖动衰减的话，那么就一定要使用另一个较低转角频率的PLL。

《图一 AES3抖动容差样版》

抖动转移函数及抖动增益

当装置与另一个频率同步时，像是word clock，数字输入，或是视频同步参考讯号，外部来源的抖动可以通过装置的输出；所以，装置的抖动是由这转移抖动与本质抖动所共同贡献的。

虽然输入与输出抖动间的关系非常复杂，不过简单的线性过程的仿真转换，仍是很有帮助的。所以抖动转移函数是一个表示输入与输出间抖动的关系，或是抖动增益与抖动频率间关系。

由(图二)得知，由于PLL有个100Hz的转角频率，所以量测出来的抖动转移函数，在100Hz时会有转折产生。需要注意的是，低于这个转角频率时，抖动增益大概是0dB。高于这转角频率，PLL会衰减这抖动，最初是在6dB per octave的斜率。如(图二)，装置的设计上有一个二阶的Loop滤波器，其3dB点在1kHz地方，这会产生一个高于这频率18dB per octave的斜率。

《图二 抖动转移函数》

值得注意的是，当频率低于这PLL的转角时，这个增益会有一个大约是0.5dB的峰值，通常抖动频率低于这转角频率时，会有一个最大的增益，称为抖动峰值，它是个在PLL内，反馈回路中相位特性的现象。对于抖动增益，AES3标准将较高限制设定在+2dB。

非线性抖动行为

在非线性的输入与输出抖动关系，通常是无法用线性抖动转换分析来解释的。由于相位检测器经常会有个所谓的死角，在这个地方它们对于小相位偏差是不敏感的。这结果会造成，PLL输出产生漂移，直到相位检测器能侦测到变化，并对飘移的相位做修正。这时漂移就会来来回回的被修正，产生抖动。

另一个非线型抖动的途径，是在PLL范围内，它是藉由低频技巧取样，以产生高频抖动的假像。例如，为了锁住PLL，若一个48kHz frame rate含有47kHz抖动成分的AES3信号，用来产生一个48kHz速率的内部频率信号。这一个47kHz信号，可以化成为更低频率的1kHz，在那里它可能不会衰减。当量测一个抖动转移函数时，这个特性将可使它显现出，在倍数的frame rate下其增益会最大。

抖动累加

在数字音频装置和数字音频装置间会有一短的电路连接。在电路的末端，有些对抖动有贡献。每个装置有其本质抖动，而且每个相互链接的电缆，电缆感应也会贡献一些抖动，在每个阶段都有可能会有一些抖动增加或减少的情况发生。这个过程称我们称为抖动累加。这影响是随着个别装置的抖动特性，及在每个阶段数据形式的不同而变化，但是在一些情况下，若带有一些“异常“信号时，抖动的途径可能会将全部结合，成为一个不适当的做法。

若装置的频率恢复系统里的电路，带有些微不正常的信号时，则在每个阶段将会有相同的影响。如同在(表一)显示那样，只是经过几个相似的阶段后，这就可以累积到一个非常大的抖动量。

《表一 抖动累加》

若全部装置的抖动频率，都低于抖动转移函数的转角频率时，则抖动衰减就不会发生，也就是如表一的计算。简单的假设，在每个阶段，所有的装置产生出相同的抖动量J，是由一团电缆引起的抖动与本质抖动所造成；同时假设每个装置从前个阶段经由相同的增加扩大抖动。需注意的是抖动的增加只可能是在抖动转移函数内接近峰值的地方。

表一列出所有的输出抖动，在三个电路阶段中产生输出的抖动，是J的倍数：如第一列表示在每个阶段有0dB增加，输出抖动就是单纯每个阶段所产生的抖动总和。（这些抖动量是峰值，所以它们会累加）。要注意的是这些频率是发生在低于转角频率；若频率发生在高于转角频率时，输入抖动将会衰减，所以最后的输出抖动会成长的比较慢。

在第二列以后，大于0dB增加时，表示抖动会受转移函数峰值的影响；如果峰值存在的话，它只会在靠近PLL转角频率时才发生。在这里若抖动是宽带带时，它只有一小部分会被放大，而且在这峰值会有一点影响。不过，有途径可以将抖动集中在峰值的区域内。

首先，AES3数据抖动可以由窄的频谱所组成，例如：抖动与信号的极性相一致。这情况的发生是因为信号接近0，重要的位不超出数据一起改变的范围，像是符号位的延长。如果接口的音频信号在一种频率下是低阶音调，那么电缆感应的抖动会在这个频率下，倾向于那个频率的方波。偶而，频谱的峰值在抖动转移函数中，可以与峰值相符合。

在一连串使用频率回复系统装置中，信号在每个阶段会有相同的影响。在表一中，6dB是表示在仪器内被发现的峰值大小，早在问题被广泛了解前，就已经被设计出来了。如同表中所表示那样，这可以在一些相似的阶段后，引导出相当大数量的抖动累积。

抖动累积程度的普通表征是仪器朝向这串连的尾端，在机率很小的情况下遗失数据，或是锁住。不幸的是，在这些情况下，维修工程师却很难再重新做一次。

自1997年后，AES3预期未来会提出两个条款，这是为了因应潜在的抖动累积问题。最主要的规定，是所有的装置在任何频率，增益都应该要少于2dB的正弦曲线抖动。

其次，要有个标准的抖动衰减规格，必须藉由装置要求衰减接口抖动来达成，至少在1kHz以上的频率时，要衰减6dB以上。这频率比抖动容差样版转角频率还要低出许多，所以这些装置需要一个传输频率，用来区分数据恢复频率，并测定抖动容差。

转换器的抖动量测

抖动存在于所有的数字信号中，而它只不过是振幅的问题。然而，界面抖动是两个数字装置之间信号上的抖动。取样抖动是A/D或是D/A转换器频率内的抖动。界面上的抖动所引起的衰减取决于界面接收器的设计。若衰减是由取样频率抖动所引起，则是取决于转换器的设计。对于设计较好的仪器，会在介于界面频率回复与转换器频率产生间有一个层级，过滤出一些高于截止频率的抖动，进而改善装置上的音频性能。一般人会假设当界面有较多的抖动时，会比抖动较少的表现差些，这是不正确的观念。同样地，若假设转换器有较高抖动频率时，表现会比较低抖动的差，也是不正确的。

抖动在界面上，或是在D/A转换器频率上，可能会表现相同的阶层在重建的信号上。然而，这是可以靠着量测接口抖动与重建信号输出的衰减来得知。我们常说，抖动是相位或是时间调变所影响，产生在音频信号上的边缘。对于正弦波的抖动，信号上的边缘通常也会是正弦曲线，而且他们的振幅会与抖动强度成比例，如(图三)所示。对于信号的边缘的振幅，抖动振幅的转移函数像是抖动频率的功能，可能被特性化。对于随机抖动，信号边缘也会是随机，会产生一个被升高的噪音底部。

在A/D转换器频率，抖动有可能在取样信号上出现相同的振幅。然而，这是可以靠量测频率的抖动，及量测数字信号输出的衰减来判断。抖动会在数字信号上的信号边缘产生调变。以D/A的例子来说，正弦波抖动会产生正弦曲线边缘频带，这可以用定量的方式来测量抖动。对于转移函数的边缘频带大小，和边缘频带对noise floor的影响也可以使用前述方式来量测。

《图三 5K的信号频谱含有3KHz正弦抖动》

改变不同的抖动频率信号，对待测物而言，会有重要的影响。在待测物中可以靠接收电路的滤波器来降低抖动。由于锁相回路中，有限制边频带的优点，会过滤出高频率抖动的元素。这行为有可能是非线性，取决于抖动振幅，由于很多相位侦测器对于小相位偏差有死角，这有时反而容易帮助锁住噪音信号。

若在输入的参考信号上有抖动的话，会影响A/D转换的性能，如果是普通情况下，装置从参考输入信号取出它的取样频率。如果这装置并没有参考输入，像是便宜的处理仪器，在数字音频输入上的抖动，将会是对于这测试有关的参数。要适当地描述A/D转换器的特性，必须用一个低失真仿真信号去刺激它，并同时使用数字音频输入与抖动的数字信号当它的参考输入，这结构如(图四)所示。量测转换器的特性只是与模拟信号输入，或是数字信号输入的抖动，并不能表示这音频衰减。一个中价位结合模拟及数字的信号处理器，用来测试待测物时，当模拟输入为997Hz正弦波时，在它的数字输入，被刺激35ns的抖动。(图五)表示THD+N抖动频率的功能。这失真被发现在抖动频率介于5 kHz到20 kHz时有上升。

《图四 评估装置对抖动的影响性》

《图五 抖动频率所产生的影响》

在数字信号输入的抖动或是参考输入，同样地影响D/A性能。适当地描述一个D/A的性能，必须透过抖动的数字音频信号来刺激D/A，这个传送音频信息如(图六)所示。一般来说，抖动从数字输入到D/A频率电路，但转换器可能比较会受到参考输入的影响（如果信号是内在的重给频率当参考频率）。在测试下，使用相同的装置，如上个例子，D/A失真被量测出如抖动频率的功能。再一次，数字输入为35 ns的正弦波抖动，THD+N量测出如抖动频率的功能。这特性表示在(图七)，对于抖动高于500 Hz快速地衰减。

《图六 D/A抖动灵敏度的特性描述》

《图七 不同信号频率VS不同的抖动频率的THD＋N》

结论

数字输入上的抖动，会影响模拟到模拟系统中的性能，它会透过内部的取样频率来影响。最后，如何使频率恢复电路可以从接口抽取所需的稳态的频率？如果这仪器包含有任何采样率转换，可能会影响数字处理仪器对数字音频特性的量测。在数字领域中，经由失真仪，他们可以用很多的方法来测试D/A转换器的特性。如果没有采样率转换，这数字输入抖动在通过输出会有些许增加或减少。如果抖动增加是过度的情形，这可能造成界面问题。过度的增加抖动可能造成最后数字对模拟转换层级的性能损失，但是它并不会引起在它本身装置内任何音频衰减。