随着人工智慧（AI）模型持续快速扩展，运算规模已从过去的数十亿叁数跃升至动辄数兆叁数。庞大的数据处理需求，正让晶片间与节点间的资料传输成为瓶颈。为因应此一挑战，诌矽光子技术新创光程研创（Artilux）与ASIC及Chiplet设计服务商世芯电子（Alchip）今（25）日宣布策略合作，携手开发专为大规模AI加速器垂直扩展与水平扩充应用设计的超低功耗光子互连平台。

光程研创携手世芯电子推出超低功耗光子互连平台，加速全球AI资料中心落地与应用。

根据Ciena於2025年发布的资料中心网路基础架构报告，未来五年（2025至2030）全球资料中心互连（DCI）频宽需求将成长六倍，驱动力来自高频宽、低延迟的AI应用。然而，目前广泛使用的铜线电气互连技术，无论是主动式电缆（AEC）、PCIe汇流排，或高频宽记忆体（HBM）介面，皆面临效能瓶颈。当单通道传输速率超过50 Gbps时，讯号完整性、能耗与封装密度限制成为重大挑战，并造成成本与散热压力急遽升高。

相较之下，光子互连可在大幅降低功耗的同时，实现每秒兆位元（Tbps）级的高速传输，成为AI世代运算基础建设的关键解方。光程研创执行长陈书履表示，要兼顾AI的垂直扩展与水平扩充，异质整合已不可或缺，包括小晶片（Chiplet）、CoWoS先进封装与光子I/O等技术都需协同发展。此次合作结合光程研创独有的诌矽光子技术，以及世芯电子在ASIC与Chiplet设计的深厚实力，将共同打造一个模组化、可拓展的光子互连平台，预期带来突破性的效能与能效优化。

双方强调，此平台将充分利用涵盖晶圆代工、先进封装及一线客户的完整生态体系，加速光子互连技术在全球AI资料中心的导入。随着AI运算需求持续攀升，该合作有??推动资料中心架构进入全新世代，为AI加速器与高效能运算（HPC）领域带来卓越的效能表现与成长动能。此次合作为AI产业迈向更高效能、更低功耗的新时代奠定基础。