账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
新思针对台积电5奈米制程推出IP组合 加速高效能运算SoC设计
 

【CTIMES / SMARTAUTO ABC_1 报导】    2020年06月05日 星期五

浏览人次:【6114】

新思科技针对运用於高效能运算SoC的台积公司 5奈米制程技术,推出高品质 IP 组合。应用於台积公司制程的DesignWare IP组合内容包括介面IP(适用於高速协定)和基础IP,可加速高阶云端运算、AI加速器、网路和储存应用SoC的开发。新思科技DesignWare IP 与台积公司 5奈米制程的结合,可协助设计人员掌握设计在效能、功耗和密度的严格要求,同时降低整合风险。

DesignWare介面PHY IP组合内容包含:112G/56G 乙太网路、裸晶对裸晶(Die-to-Die)、PCIe 5.0、CXL、CCIX和记忆体介面,能实现高资料传输率(data rate)。适用於DDR5、LPDDR5和HBM2/2E的高效能记忆体介面IP,可提供最大的记忆体频宽和电源效率。运用於112G USR/XSR连结与高频宽互连的裸晶对裸晶PHY运用了宽并列(wide-parallel)汇流排技术,能以低延迟(latency)提供可靠的链结(link)。经优化的基础IP,例如逻辑库(libraries)、多埠记忆体编译器(memory compiler)和TCAM,能以低功耗提供最隹效能。

台积电设计建构管理处资深处长Suk Lee表示,台积电与新思科技长期合作为双方的客户提供了DesignWare IP,令客户面对高效能运算等各种市场时,能达成一次完成矽晶设计(first-pass silicon success)。基於台积电先进制程技术的广泛DesignWare IP组合,可协助设计人员快速地将必要的功能融入设计中,同时受惠於最先进晶圆代工解决方案 、也就是5奈米制程技术,所带来的强大功耗与效能的提升。

新思科技IP行销策略资深??总裁John Koeter则表示,近二十年来,新思科技的DesignWare IP一直走在业界前端,基於台积电的每一代制程技术实现功耗、效能和面积表现。藉由提供基於台积电5奈米制程技术的介面和基础IP组合,新思科技将协助双方客户加速高效能运算SoC的发展。

關鍵字: 新思科技 
相关新闻
新思科技与台积电合作 在N3制程上运用从探索到签核的一元化平台
新思科技针对台积电N5A制程技术 推出车用级IP产品组合
新思科技协助越南IC设计人才培育与发展
新思科技利用全端大数据分析 扩充Synopsys.ai电子设计自动化套件
新思科技针对台积电3奈米制程 运用广泛IP产品组合加速先进晶片设计
comments powered by Disqus
相关讨论
  相关文章
» 开启边缘智能新时代 ST引领AI开发潮流
» ST以MCU创新应用技术潮流 打造多元解决方案
» ST开启再生能源革命 携手自然迎接能源挑战
» ST引领智慧出行革命 技术创新开启汽车新纪元
» ST:精准度只是标配 感测器需执行简单运算的智慧功能


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83J7IIWQ4STACUK4
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw