近十年来，因着手机与无线网络的大众化，射频（RF）系统已进入人们的日常生活中；现代无线通信与早期无线通信真正的差别在于其可移动性（Mobility），早期的无线通信产品，由于体积庞大笨重、耗电，不能达到个人移动性的需求，但因为高效能、低功率的RF IC出现，将传统的无线通信技术带入一个全新的个人行动通信时代。

在无线通信的领域中，因着可移动性的需求，无线产品会一直朝向轻薄短小的目标迈进，这个需求促使IC设计工程师发展各种新的RF系统结构，以达到更高度的RF-SoC （System-on-Chip）整合，如(图一)，新的无线网络（WLAN）射频收发射（RF Transceiver）架构[1]，将射频直接转换成基频，越过中频而减少许多原本中频所需的组件（如SAW Filter）。RF系统整合希望将更多IC以外的独立组件，用On-Chip组件取代。最终目标希望在天线到数字数据输出中间达到最大的整合度。

虽然设计层面的整合是目前SoC发展所遇见的挑战，但制程上已可预见即将面临许多的瓶颈，例如将数字、射频、混合讯号（Mixed Signal）等制程整合在同一芯片上，所以晶圆厂不断提升制程水平，以应付SoC时代所需的更高整合度。位于制程后段的封装测试业者，也面临了相对应的严苛挑战，必须将数字与RF测试设备同步结合，而且有侦错及除错的能力。

针对上述的需求，整个产品需要全面性的整合，其中包括设计、制造、封装、测试等四项，都将进入另一全新的领域。每一个领域都需要将数字／模拟／RF结合在一起，而且四个领域的整合是环环相叩，如RF-SiP（System-in-Package）的封装技术与RF-SoC是互补的技术，不能分开单独考虑，只有统合各领域全盘性的整合设计，才能达成一个高良率（High-Yield），低成本的产品。例如，无线网络WLAN芯片[2]及蓝芽技术Bluetooth芯片[3]皆为RF-SoC描绘一幅美好的远景。

《图一 RF-Transceiver for zero-IF WLAN 》

RF-SoC（System-on-Chip）的设计与制程技术

一个“最佳”的RFIC设计，必须同时达到三个目标：（a）最佳的特性、（b）高良率、（c）低成本。今天在RF-SOC的设计中，必须将数字／模拟／RF整合化考虑，而使整个系统仍然可以同时达成上述三目标，例如功率放大器的设计中，传统的设计软件仿真只有从正弦波（CW）响应来分析功率放大器，而整合型的软件可提供数字调变信号输入功率放大器，由功率放大器的响应而得知系统规格与功率放大器的特性关系，可帮助系统工程师直接由仿真结果来决定组件规格，而且可使RF-SoC的用户更能掌握IC在系统中的特性。

RF-SoC设计要素

传统的RF IC设计常需要3－4设计周期（Design Cycle），这是因许多系统中的考虑及封装上的的影响未能完全纳入设计参量中。原多次的设计周期在中低阶RF IC上勉强过关，但至于高阶、高成本的RF-SoC中是不能接受的，因着极高的发展成本高阶IC要求一次成功（first-pass success）。而现在，整合性的软件可将系统中的变因，生产时的容许公差，甚至测试中的限制完全在一个CAD Tool中完成，而使RF-SoC可达成一次成功的目标。在RF-SoC的整合型设计软件中，必须包括RF／数字／模拟系统阶层的仿真，才可能完成由上至下（Top-Down）系统设计，以减少更改设计的次数。由上至下的系统设计可以充分掌握系统特性并进行优化，若细部组件不能完全配合系统规格，亦可在仿真中发现，并立即重新修正而作优化。

目前的手机产品中，以硅制程为主流（如CMOS 及SiGe BiCMOS），而射频前端 （RF Front-End）的组件，常使用砷化镓（GaAs）的大功率放大器（High-Power PA）、低噪声放大器（LNA）、及射频开关（RF Switch）。在RF-SOC的近程目标中，希望能融合所有硅制程的组件在一片单芯片封装中，在下一段的RF-SiP讨论中，将探讨如何区分芯片与RF-SiP封装的问题。在硅制程的RF-SoC整合设计中，除小尺寸（如0.18 m）的CMOS组件可达到较高的工作频率外，有些特殊的RF特性，要经由SiGe BiCMOS或RF CMOS来达成。另外，为克服硅基板中的RF损耗大及高频隔绝性差的问题，有SOI（Silicon-On-Insulator）CMOS的提出。

低功率消耗延长电池寿命在行动通信中至为重要，若是可降低RF-SoC的功率消耗，即可达成低功率行动通信的实现。SOI CMOS的出现是为硅制程降低基板的寄生电容以减少CMOS的功率消耗 [4]，在硅基板中埋藏一层氧化层（buried oxide）不只降低了接口电容，而且产生了高阻抗的基板，以减少RF信号的损耗，微带线（Microstrip）即利用SOI技术，使原本在2GHz的硅制程中0.1 dB/mm的射频损耗降低为0.03 dB/mm。另方面RF-SOC所需求的射频隔离亦可由SOI来达成，增加SOI中之内埋式氧化层，可完全隔离主动组件与基板。

RF-SiP（System-in-Package）的封装技术

RF-SiP是提供一个完整的射频封装解决方案，此封装将整合内埋式被动组件（Embedded Passive Components）与射频芯片（RFIC / MMIC）在同一个完整的封装下 [5]。RF-SiP在设计方法上有下列创新：

RF-SoC及RF-SiP的组件布置图，如(图二)所示，是否将组件放在芯片上，取决于频率范围（即尺寸大小）、调变方式、可使用的组件、及封装技术。例如，功率放大器（PA）的规格，如线性度（linearity）、功率大小、及效率（efficiency）可决定是否用on-chip或off-chip的匹配电路。在压控振荡器（VCO）中，相位噪声的规格要求（由调变方式而来）会决定是否要用高Q值的off-chip电感。在图一中的无中频（Zero IF）收发器，虽然SAW滤波器因中频的消失而省略，但天线收入（发射）的信号仍需要滤波器来把关，拒绝频带以外的噪声进出收发器，此滤波器即需要放在芯片之外。天线、Duplexer、Balun在RF-SOCRF-SiP中的位置决定于尺寸大小，尺寸又与波长成正比，所以工作频率范围会主要影响是否可整合于SoC或SiP。

另外RF-SiP的优点如下：

但RF-SiP如同RF-SoC一样，有组件太近彼此干扰的问题。

《图二 RF-SoC及RF-SiP的组件布置图》

RF-SoC / RF-SiP的系统测试技术

近年以来，许多国际系统制造商都明显提高了委外制造测试的比重，以便降低产品的制造成本。一般认为，委外制造测试将是未来的主流趋势，同样的策略会应用在SoC的产品方面，SoC组件制造商也会采用委外封装测试的模式。由于市场对价格成本与交货速度特别敏感，因此国际大厂委外封测的比重还会持续上升，当然如果测试成本能够降低。对SoC的整体成本有绝对的影响。

随着无线通信产业迈向高度整合的要求，在系统测试上将有更多的射频系统芯片RF-SoC测试、射频系统封装RF-SiP测试、及多芯片模块（Multi-chip module；MCM）测试。这些复杂的系统测试费用将远高于传统的单晶封装测试费用，而且因为多芯片的使用有潜在的低良率的隐忧。对于中低阶的芯片应用上，在低价位及高良率的前提下，常常更换芯片的成本要低于完整的系统芯片测试费用。但在高阶的系统芯片应用上，这个低价位芯片的前提已不存在，因此系统芯片需要更多的完整芯片测试，来保证已知良好芯片（Known-Good-Die），而且已知良好芯片在降低系统整合封装的成本上至为重要。

RF-SoC测试要点

射频系统芯片RF-SoC测试的考虑上可分为五项 [6]：

在(表一)中，RF系统的测试可分为三阶段：（1）设计验证期（Design Verification）；（2）先期生产测试（Pilot Production Test）；（3）大量生产测试（Volume Production Test）。在设计验证期，讲求测试的涵盖范围，此验证需要涵盖所有系统设计规格，而且常需要在各种温度范围中验证产品的特性。在先期生产测试中，只需要针对主要产品规格及组装造成的变化来测试，若是该项测试良率极高，则在大量生产时可考虑取样测试来减少测试时间及降低测试成本。至于大量生产测试则是专注在主要产品规格及降低测试成本，表一的系统测试项目数目，在后来的阶段有递减的趋势，也代表产品的成熟度增加。不过所有成功测试的都需要有高良率的设计而且对生产误差上有高容忍度。

《图三 射频系统芯片RF-SoC的生产测试步骤》

射频系统芯片的生产测试上可分为四个步骤 [6]-[8]：

以上四个步骤的功能涵盖范围，后一步骤要比前一步高数倍，但侦错的分辨率（fault detection resolution）随着测试涵盖范围的扩大而降低，至于侦错后改错要花的费用也比前一步骤高数倍，因此决定测试的项目及涵盖范围，会影响最后系统整合的良率。

结语

以无线网络WLAN及蓝芽（Bluetooth）技术为例，来说明RF系统整合及测试。经由射频系统芯片RF-SoC，与其互补的射频系统封装RF-SiP技术，全新一代的个人行动通信整合系统指日可待。对于数字／模拟／RF的技术，在产品的四个阶段包括设计、制造、封装、测试等皆需要全面性的整合，才能达成一个最佳的性能、高良率 （High-Yield）、及低成本的产品。

（作者为国立台湾大学系统芯片中心教授；协助数据收集与修撰：黄韦钦、蔡明龙、蔡政翰）

〈参考数据：

[1] Intersil PRISM 3 front-end ISL3684 Data Sheet

[2] Su, D.; Zargari, M.; Yue, P.; Rabii, S.; Weber, D.; Kaczynski, B.; Mehta, S.; Singh, K.; Mendis, S.; Wooley, B. , "A 5 GHz CMOS transceiver for IEEE 802.11a wireless LAN," 2002 IEEE International Solid-State Circuits Conference Digest, Vol. 1 , pp. 92-449, Feb. 2002.

[3] Chang, G.; Jansson, L.; Wang, K.; Grilo, J.; Montemayor, R.; Hull, C.; Lane, M.; Estrada, A.X.; Anderson, M.; Galton, I.; Kishore, S.V. , "A direct-conversion single-chip radio-modem for Bluetooth," 2002 IEEE International Solid-State Circuits Conference Digest, Vol. 1 , pp. 88-448, Feb. 2002.

[4] Jerry Yue, Jeff Kriz, "SOI CMOS Technology for RF System-on-Chip Applications" Microwave Journal, Jan. 2002, pp. 104-112

[5] Kyutae Lim, Stephane Pinel, Mekita Davis, Albert Sutono, Chang-Ho Lee, Deukhyoun Heo, Ade Obatoynbo, Joy Laskar, Emmanouil M. Tantzeris, Rao Tummala, "RF-System-On-Package (SOP) for Wireless Communications, " IEEE Microwave Magazine, Vol. 3, pp. 88-99, Mar. 2002

[6]Wai Yuen Lau , "Measurement Challenges for On -Wafer RF-SOC Test," 27th Annual IEEE/SEMI International Conference Digest, 2002, pp. 353 -359

[7]Lee Meyer, Peter Cain, "Bluetooth Measurements - RF Tests Overview," Wireless Symposium Conference Presentation, Feb. 2001.

[8] Agilent Application Note 1333-4〉