本文讨论OUM（Ovonic Unified Memory）的发展状况，这种相位变化（Phrase-change）、非挥发性的半导体内存技术适合于VLSI独立型内存以及各种嵌入型产品的应用。4Mb VLSI测试内存已被运用为研发平台，发展0.18μm 3V CMOS组件。OUM技术被视为高密度、低电压、高cycle-count的非挥发性内存，其程序写入的时间较其它内存来得短。OUM提供单元尺寸、制程复杂度、成本、写入速度、运作循环（cycling）以及写入与直接覆写时内存耗电等方面的优势。

OUM的数据储存作业是透过类似可复写CD或DVD光盘使用的硫属合金材料（chalcogenide alloy）所制成的薄膜，藉由热引起的相位变化在无规律（amorphous）与多晶排列（polycrystalline）的状态之间进行切换。GexSbyTez合金薄膜中所产生的这种迅速、可逆的结构变化，造成在读取作业中金属电阻系数产生改变。OUM采用短暂的电子脉冲达到无规律状态（高电阻的Reset状态）以及较低但稍长的电流脉冲，转换至多晶排列状态（低电阻的SET状态）。接近底部电阻电极（resistive electrode）的合金，在programming pulse[1]期间，因焦耳热效应而产生状态变化。由于薄膜储存程序的容量较小，故加载程序耗用的能量亦较小──适合支持各种可携式通讯装置。

(图一)显示OUM内存单元的cycling特性在示波器上显示的轨迹。每条轨迹代表一组4阶段的作业，在5MHz的频率下进行写入/读取/write-complement/读取的循环。8nS的reset脉冲套用在~5nS的下降级段（falling edge）。后续的读取作业显示电阻为85KΩ。下一波85nS的set脉冲造成2KΩ的电阻。set脉冲的开头显示组件的临界电压Vth约为0.6伏特。内存运作所需的最大组件电压发生在重置程序脉冲，其电压低于0.8伏特。图中显示21组相互重迭的示波器曲线在2E8的周期范围内，在对数规律的时间间隔内持续出现。

《图一 OUM内存的cycling特性在示波器上显示的轨迹》

在0.18μm的显影环境中，最大组件电压为0.8伏特，二极管电压在Reset阶段下降至0.8～0.9伏特，让系统能以1.0伏特的CMOS控制电路支持3伏特的CMOS运作。这种设计可避免快闪组件以及其它研发中的非挥发性内存需采用高电压晶体管。在晶体管制造完成，再透过低温OUM内存制程模块将OUM内存后紧密嵌入于逻辑组件中。

(图二)显示硫属材料内存组件在SET与Reset状态下的电流与电压的特性。当组件在Reset状态遭遇高于Vth门坎值的电压时，组件切换至低电阻的动态状态，让组件能在低电压的状态下加载程序。图中亦显示在读取电流与set/reset电流之间有明显的间隔，让组件能进行无阻碍的读取。(图三)显示在经过可变振幅的电流脉冲之后内存单元的读取电阻。在每次加载程序脉冲之间，电流脉冲的振幅会呈现递增的现象。图中显示内存单元在SET与RESET状态的初期状况。

《图二 电流-OUM单元在Reset与Set状态下之组件电压特性》 Read/SET/RESET模式、SET与RESET状态、Vh（holding voltage）以及Vth（切换门坎电压）

《图三 组件电阻与程序加载电流脉冲》

内存数组的运作状况，如(图四)所示，显示数组的选择与取消选取的状态。图中没有看到邻近位之间产生热量干扰，和仿真时的状况一致。没有被寻址的位被完全取消选取，故在写入或write-complement期间不会遇到半选取状态（half select）的问题。

《图四 内存数组运作数据表，显示选取与未选取状态下的相关特性》

(图五)显示单一单元在5 MHz的循环周期下的SET与RESET电阻。OUM单元在超过1E12 SET/RESET的周期内呈现超过10倍的动态范围（dynamic range），故能提供充裕的侦测范围（sense margin）。

《图五 单一内存单元的Set与Reset电阻与周期的数量成函数关系》

(图六)显微相片显示的4Mbit测试芯片被用来作为内存单元数组研发平台。内存数组中的单元尺吋从5F2至8F2，并采用0.18μm显影制程。4Mbit测试芯片由8组512Kbit电路层所组成。每个电路层含有16组32Kbit区块，每个32Kbit区块内含128列乘以256行的数组，链接至16组IO信道。每个512Kbit电路层内含感测放大器与一组程序电路、控制电路以及支持独立运作的X轴与Y轴译码器。X轴与Y轴译码器各自拥有其运作讯号（XEN与YEN），直接从接点（pad）发送，让测试器能启动X、Y或同时启动两组译码器，以控制译码的次序与时序。

《图六 4Mb测试内存的显微摄影相片》

写入作业的时序由YEN控制。当YEN切换至「low」状态时，liobus（local IO bus line）会预先充电至2V电压，避免选取位在YEN上升阶段（rising edge）产生任何overshoot状况。被选取的内存单元在YEN切换至「high」状态时，就开始写入数据。选取的WL为「gnd」选取的位至liobus总线，并电流来源保持2伏特的偏移（biased）。所有未被选取的字符线（word line）的电压会偏移至「Vdd」，所有未被选取位线的电压会偏移至「gnd」。电流来源为简易的PMOS电流镜象，而不是一组电荷泵（charge pump）。因此，系统仅须CMOS讯号就可进行写入作业。Treset/Tset（YEN 在resetting/setting内存单元时的脉冲宽度）可在5ns至200ns的范围间调整，而Ireset/Iset（内存单元的程序加载电流）可在100uA至1mA的范围之间进行调整。

读取作业的时序亦是由YEN控制。当YEN切换至「low」状态时，liobus会预先充至VREF，感测放大器会进行等化（equalized）准备进行快速的感测。在YEN的上升阶段时，liobus的预先充电会被关闭，liobus会配合内存单元数据读取作业，切换VREF的high/low状态。第1组感测放大器在10ns内达到稳定状态后，系统会启动开关讯号，放大第1阶段的输出讯号，并将新感测的数据加载至data latch区域。YEN 脉冲宽度低于12ns，可配合读取作业的运作。(图七)显示包括YEN、LATCH、OE以及2组输出讯号在内的读取仿真作业中的讯号波型。

《图七 数据信道仿真》

8组8option位（CB＜0：63＞）用来重新设定测试芯片，以及测试不同状况下的组件。例如，CB＜0：7＞控制设定与重设电流，以及不同的感测电流，CB＜8：15＞提供不同的时序控制组态，其中包括内部的YEN脉冲长度控制、XEN至YEN的扭曲控制。

储存数组cycling与各种可靠度参数和周围的温度呈函数关系，例如像写入特性、数据保留、以及各种数组故障机制与温度间的关系。（作者Manzur Gill任职于英特尔；Tyler Lowrey任职于Ovonyx；John Park任职于Azalea）

参考数据:参考数据

[1] Stefan Lai and Tyler Lowrey, "OUM - A 180 nm Nonvolatile Memory Cell Element Technology For Stand Alone and EmbeddedApplications," IEDM 2001.