帳號:
密碼:
最新動態
 
產業快訊
CTIMES/SmartAuto / 新聞 /
智原FA510 RISC CPU IP驗證晶片試產成功
效能可達240MHz,「省電」及「晶片面積小」

【CTIMES/SmartAuto 黃明珠 報導】   2002年10月23日 星期三

瀏覽人次:【4027】

ASIC設計服務暨IP研發銷售廠商─智原科技,23日宣佈其自行研發之FA510 RISC CPU IP驗證晶片在聯電(UMC)0.18微米邏輯製程試產成功,效能可達240MHz(Typical Case),並同時具備「省電」及「晶片面積小」等優點,可廣泛適用於多項電腦週邊產品(PC Peripherals)及可攜式產品(Portable Devices)。

智原科技表示,該公司在今年一月取得安謀國際(ARM)之ARMv4指令集專利授權之後,便積極投入開發與ARM相容的新一代32位元RISC CPU IP;今年五月智原開發之FA500系列 RISC CPU的FPGA版本在英國倫敦通過安謀國際的技術認證;日前智原以ARMv4架構開發的第一個IP產品─FA510更在聯電0.18微米邏輯製程試產成功,驗證晶片各方面的效能表現,均令智原的研發團隊感到相當振奮。

智原科技表示,FA510 RISC CPU旨在提供客戶高彈性、高效能、低耗電的RISC CPU新選擇,並將搭配智原研發的平台解決方案(PlatformSolution)一起提供給IP客戶,而客戶所需使用的發展環境也與ARM原廠完全相容;客戶不需從頭學習新的CPU發展環境,故可大幅縮短產品開發時間。對ASIC客戶而言,智原則提供從前段設計到後段生產統籌的一貫服務,確保最終產品的效率及效能。目前已有多家客戶積極與智原合作開發FA510-Based SoC產品,預料將有部份產品在明年進入量產。

關鍵字: 智原科技  其他電子邏輯元件 
相關新聞
智原加入英特爾晶圓代工設計服務聯盟 滿足客戶高階應用需求
智原科技採用Cadence OrbitIO與SiP佈局工具大幅節省封裝設計時程
智原科技採用Cadence OrbitIO與SiP佈局工具節省封裝設計時程
智原科技與Fresco Logic宣布一項USB 3.0合作計劃
智原科技宣佈開始提供SiP設計服務
comments powered by Disqus
相關討論
  相關文章
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場
» STM32WBA系列推動物聯網發展 多協定無線連接成效率關鍵
» 開啟邊緣智能新時代 ST引領AI開發潮流
» ST以MCU創新應用潮流 打造多元解決方案


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.144.21.126
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw