当制程技术由次微米进入奈米范围（小于 200奈米）时，具有高速运算与低耗电等特性之电路出现非数字之电气现象，交连杂音（Cross Coupling Noise）、电感效应（Inductance Effects）、联机压降（IR Drop）、电子迁移（Electromigration）、及其他奈米级电路的问题，虽然模拟线仿真是设计、验证、及解决这类奈米电路问题之最有效方法。茂积表示，该公司并将于4月25日假国际会议中心举办研讨会，在此次的研讨会上，Nassda 将介绍及其产品及新功能，Nassda 也将发表一项奈米设计不可或缺之关键技术：全芯片 Postlayout 仿真。

本文：当制程技术由次微米进入奈米范围（小于 200奈米）时，具有高速运算与低耗电等特性之电路出现非数字之电气现象，交连杂音（Cross Coupling Noise）、电感效应（Inductance Effects）、联机压降（IR Drop）、电子迁移（Electromigration）、及其他奈米级电路的问题，虽然模拟线仿真是设计、验证、及解决这类奈米电路问题之最有效方法。

但因芯片面积随着系统单芯片（SoC）的发展而迅速增大，且大部分芯片同时含有模拟与数字电路，旧世代的模拟线仿真器受限于容量及精确度的问题，已无法一次仿真整颗奈米 SoC 芯片。

茂积表示，该公司并将于4月25日假国际会议中心举办研讨会，在此次的研讨会上，Nassda 将介绍及其产品及新功能，Nassda 也将发表一项奈米设计不可或缺之关键技术：全芯片 Postlayout 仿真。