第五代行动通讯系统（5th generation mobile networks）分别有两种网路布建架构，第一种为传统型All in one基地台架构模式，其架构是将CU/DU/RU执行在同一个单元上，其好处可以降低网路延迟，讯号处理隹且布建简单，缺点就是非传统电信业者跨入难度高。第二种为O-RAN联盟所制定，O-RAN是将CU、DU和RU单元分开，目的就是要降低5G网路布建的难度，同时让未曾踏入该领域的公司降低布建难度，让传统电信业者可以建置企业专网，但缺点就是对於点对点之间的讯号延迟要求高。不管如何，这两种架构模式都必须依照3GPP规范的通讯架构。

因此，本篇将介绍Microchip网路同步解决方案以及高速网路通讯之phase noise的要求。

趋势与需求

智慧城市、无人工厂、VR/IR/AR和无人载具的应用已经成为未来的城市规划趋势，因此需要众多的UE装置且要求高品质传输，那麽良好的phase noise以及时间同步将会是很大的课题。

Microchip同步解决方案

Microchip拥有广泛的网路同步产品以及完整同步解决方案，其中包括OCXO、Clock Generator、Clock Buffer、Azurite DPLL和TSN Switch等。

（I）OCXO、Clock Generator、Clock Buffer和Azurite DPLL

a. Vectron OCXO

其优势如下：

●稳定性：在-40。C 至 125。C温度范围内达到±20 ppm稳定度

●Holdover：针对产品设计规格，Vectron OCXO可以提供从2小时到24小时的规格

●灵活性：可配合产品规格调整输出频率

b. Clock Generator

其优势如下：

●超低附加相位杂讯特性

●可配合产品规格调整输出频率

●可优化系统Clock map节省电路板空间和BOM成本

c. Clock Buffer

其优势如下：

●扩充Clock输出组数

●超低附加相位杂讯特性

d. Azurite DPLL

其优势如下：

●超低附加相位杂讯特性

●可配合产品规格调整输出频率

●可优化系统Clock map节省电路板空间和BOM成本

●支援SyncE/PTP同步功能

（II）Microchip提供时序同步解决方案及TSN switch 同步解决方案

a. 时序同步解决方案，这个解决方案不限制NPU平台，只需搭配Azurite

DPLL以及Microchip时序原始码，且能配合客户应用支援 T-GM（Grand Master Clock），T-BC（Boundary Clock），T-TC（Transparent Clock）及T-TSC（Time Slave Clock）同步架构。

b. TSN switch 同步解决方案，这个解决方案则需要搭配Microchip平台，以及时序二维码，且能配合客户应用支援 T-GM（Grand Master Clock），T-BC（Boundary Clock），T-TC（Transparent Clock）及T-TSC（Time Slave Clock）同步架构。

（III）网路同步的应用

a. 在O-RAN同步应用中，提供了四种网路同步的架构，分别为：Configuration LLS-C1、LLS-C2、LLS-C3和LLS-C4。不管是哪一个组态对於Microchip同步方案皆能满足其应用。

b. Microchip同步方案能满足ITU G.8261.1/G.8273.1/G.8273.2规范。

欢迎叁阅下列Microchip网址，了解更多相关的产品资讯：

●时序解决方案（Timing solution）：https://www.microchip.com/en-us/products/clock-and-timing/components

本文作者为：Microchip高级应用工程师 胡登程