什么是闭锁状况？

闭锁可以定义为由于触发了一个寄生元件而在电源供应轨之间建立了一个低阻抗的路径。闭锁会发生在CMOS元件当中：当两组寄生的基射介面（base-emitter junctions）其中之一发生了暂时性的正向偏压时，来自于PNPN SCR结构的原生寄生元件（图12）。 SCR会开启，进而在供电之间造成持续的短路。触发了闭锁状况是很严重的：在最好的情况下，它会导致元件机能失常，藉由必要的功率循环使元件恢复正常运作；在最糟的情况下，假如电流流动未受到限制的话，元件（甚至包括电源供应）可能会损毁。

图十二 : 寄生SCR结构：(a)组件(b)等效电路

前面所提到的故障以及过电压状况都属于触发闭锁状况的常见原因。假如在类比或是数位输入上的信号超过了供电，那么寄生电晶体就会开启。这个电晶体的集极（collector）电流会导致电压位降至第二寄生电晶体的基极-射极，进而将电晶体开启，产生出在供电之间的自我维持路径。图12(b)中清楚的展示了在Q1与Q2之间所形成的SCR电路结构。

触发闭锁状况的事件不需要持续很久。短时间出现的暂态、峰值、或是ESD事件就可能足以使一个元件进入闭锁状态。

当供电电压被压迫至超过该元件的绝对最大额定值，导致内部接点断开与SCR被触发时，闭锁状况也可能会发生。

假如供电电压被提高到足以使内部接点断开，进而阻止电流流入SCR的话，第二种触发机制就会发生。

处理闭锁状况的最佳方法为何？

对抗闭锁的保护方法包括了在对付过电压状况时所建议的相同保护方法。在信号路径中增加限制电流的电阻，在供电上增加萧特基二极体，以及将二极体与供电串联(如同图8与图9中所示)，这些都有助于避免电流流入寄生电晶体，进而也避免了SCR被触发。

具有多重供电的开关可能会有违反绝对最大额定值的额外电源供应定序问题。不适当的供电定序可能会导致内部二极体的开启，并且触发闭锁状况。连结在供电之间的外部萧特基二极体会在多重供电加诸于开关时，确保VDD一直都在这些供电的二极体位降（对于萧特基为0.3 V）之内，进而适当的避免SCR传导，也因此免于违反最大额定值。

目前有提供什么样的玉封装解决方案?

做为使用外部保护功能的替代性方案，有些ICs会利用具有外延层（epitaxial layer）的制程进行生产，这可以提高SCR结构当中的基底电阻与N型井电阻。越高的电阻所代表的是触发SCR需要更严苛的应力，进而导致元件对于闭锁会较不敏感。有一个范例就是ADI的iCMOS制程，以其所生产的ADG 121x、ADG 141x、以及ADG 161x开关/多工器家族。

对于需要闭锁保证解决方案的应用装置而言，目前的沟槽隔离式开关与多工器保证能够在以±20 V运作的高电压工业应用装置中实现闭锁的预防。 ADG 541x以及ADG 521x家族乃是针对仪器、汽车、航空电子、与其它容易造成闭锁的严苛环境所设计。其制程是在每个CMOS开关的N通道与P通道电晶体之间设置绝缘氧化层（沟槽）。水平与垂直的氧化层会在元件之间形成完整的隔离。在接点隔离式开关中电晶体之间的寄生接点会被消除掉，进而产生出完整的闭锁保证开关。

图十三 : 在闭锁预防中的沟槽隔离

工业上的惯例是将输入与输出对于闭锁的敏感度予以分级，其分级的依据为：在内部寄生电阻发展出足够的电压位降以便维持闭锁状况之前，I/O接脚在过电压情况下所能够流出或流入超量的电流量。

100mA通常被认为是适当的数值。在ADG 5412闭锁保证家族中的元件可以承受具有1ms脉冲的±500mA应力，而不会发生故障的情况。在ADI中的闭锁测试是依据EIA/JEDEC-78（IC 闭锁测试）而进行的。

(作者为ADI爱尔兰Limerick开关/多工器事业群应用工程师)