深耕40年的晶圓廠量測與檢測：重大里程碑和未來發展

探索晶圓廠量測和檢測進展與圖形化和邏輯元件發展之間的關聯

imec的量測專家將在本文帶領讀者探索深耕40年的晶圓廠量測與檢測技術，瞭解圖形化和元件創新歷史的四大時期，同時提供imec的前瞻量測發展藍圖，其發展動力與多項重大挑戰相關，包含尺寸微縮和3D技術的興起，還有成本和永續發展的需求。

2005年以前，半導體業持續在幾乎可預測的態勢下取得進展。摩爾定律曾引領電晶體的密度擴展，而Dennard縮放定律確保了功率密度維持穩定。在這一切發展的同時，成本僅微幅增加。但自2000年代中期開始，技術發展開始偏離軌道，驅使業界逐步導入新型材料、更先進的微影和圖形化技術，以及創新的元件架構。

未來，在AI及其相關的多元化需求暴增的驅動下，我們必須實現創新才能延續摩爾定律。除了尺寸微縮（水平微縮），完整系統堆疊的協同優化是下一步，而3D整合（垂直微縮）是實踐這點的技術方案之一。

元件複雜度增加，加上尺寸持續微縮和3D整合技術興起，使得量測與檢測的需求持續增長。這些技術對半導體製造的作用不容小覷：這些技術透過控制製程來確保良率、性能和可靠度。過程中，新型量測持續出現，多數創新透過比利時微電子研究中心（imec）與其量測夥伴實現，為早期開發的技術增添生力軍。

比利時微電子研究中心（imec）的量測專家將於本文帶領讀者經歷晶圓廠量測與檢測深耕40年的光陰，連接邏輯微縮發展的四大時期，並分享imec對未來發展的看法作為總結。

本文作者群於2026年量測、檢測和製程控制會議（SPIE先進微影成形技術會議期間的內部會議）為本篇主題進行一場專題演講，今年適逢該會議40周年。這趟技術發展之旅起於1986年，那年也是原子力顯微鏡（AFM）和寬頻電漿（BBP）等量測技術首次推行。如今，這些技術是先進半導體製造的關鍵組成。

圖一 : imec自1986年以來的邏輯微縮發展概覽，並連結微影和元件技術的重大創新（發表於2026年SPIE先進微影成形技術會議）。

晶圓廠量測與檢測的驅動力：準確度、檢測能力、精確度、產量、成本和永續性

晶圓廠半導體量測與檢測技術在晶圓廠內協助進行半導體製造步驟。這些技術用於製程驗證（以確認製程是否符合設計規格），或是用於製程控制。在製程控制期間，產品樣品經過處理，進行相關特性的測量，接著調整製程，使得製出的樣品更貼近規格。

開發新的晶圓廠量測與檢測技術時，必須考量基本標準。對量測工具開發來說，準確性是主要規格需求，聚焦測量和量化尺寸，例如圖形化結構的關鍵尺寸（CD）。檢測則採用不同的標準，目標是在多個製程階段檢測晶圓上的多種缺陷類型，在這方面，晶圓級的缺陷檢測能力至關重要，無需測量尺寸。

在量測與檢測這兩方面，在晶圓廠內操作也代表在精確度與永續性方面的規格需求，同時滿足成本和永續性的需求。

快樂微縮的黃金時代：光學測量主導 電子束和散射測量問世

1986～2005年間是所謂的快樂微縮時代的一部分：半導體產業過去僅靠著晶片元件的尺寸微縮，主要技術推手是氟化氪（KrF）雷射微影系統，該系統在曝光機曝光期間運用波長248nm的光源來運作。

在當時的量測與檢測領域，光學顯微鏡和橢圓偏光儀等光學工具為主流，運用光源，與測量的結構產生交互作用。光學工具曾用來測量線寬、元件層厚度和疊對，以及對晶圓進行檢測。起初，多數作業為手動操作，而且只處理少量的產品樣品，限制了量測與檢測在製程驗證方面的應用。

當尺寸變得越來越小，邏輯技術發展趨近130奈米節點時，電子束量測逐步獲得採用，以應對越來越嚴格的解析度要求。用來測量線寬的關鍵尺寸掃描式電子顯微鏡（CD-SEM）包含負責查核和分類缺陷的檢查SEM，以及負責檢測晶圓級缺陷的檢測SEM。

尺寸微縮也減少了疊對接連圖形化元件層的預算，例如在兩層後段製程的金屬層之間的疊對。所幸，1990年代的量測技術發展邁向更高程度的自動化和取樣，並達到更高的準確度。這能讓半導體業開始利用疊對測量來控制和校正上下元件層之間的誤差。

在快樂微縮時代的末期，散射測量問世，作為具備潛力的新型繞射光學測量工具，透過重複結構的光線繞射來進行測量。這項技術不僅能在更小間距提供線寬資訊，還提供圖形化結構高度與輪廓等附加資訊。由於非破壞性與高產量的特性，繞射光學量測迅速成為用來監控先進製程的晶廠廠關鍵工具。

元件創新及193奈米浸潤式微影問世：為新型材料與製程誘發的缺陷進行特徵化

從2000年初期到2011年左右，當時觀察到微縮發展稍微偏離了遵循摩爾定律的「完美」路徑。為了追上摩爾定律並持續改良性能，當時在90奈米金氧半場效電晶體（MOSFET）的矽傳導通道引入應變。透過在源極／汲極增加矽鍺（SiGe）應力源等方式來提升遷移率。此外，發展到45奈米節點之後，傳統的二氧化矽／多晶矽閘極由高介電／金屬閘極閘極取代，藉此閘極就能再次控制通道，進而應對短通道效應。

引進作為性能升級附加途徑的新型材料帶給量測一項新挑戰：對這些材料進行特徵化的需求。這也是X光技術開始導入晶圓廠的時機：用於應變通道特徵化的流水線上型X光繞射儀（XRD），以及用於高介電／金屬閘極的流水線上型X光光電子能譜儀（XPS）。

在微影方面，尺寸微縮所需的更高解析度由氟化氬（ArF）雷射微影系統實現，曝光期間曝光機採用光源的波長比氟化氪（KrF）系統還要短（193奈米）。這些193奈米「乾式」微影系統接著由193奈米浸潤式微影曝光機取代，以進一步縮小間距。

在此階段，在透鏡與晶圓之間透過注入水來取代原有的空氣介質，成功將數值孔徑（NA）提升45%，該數值負責控制用來形成目標圖形的光量（更準確地說，用來成像的透鏡所接收到的繞射階數）。不過，解析度的大幅提升也帶來一項缺點：使用水會產生所謂的氣泡缺陷，這些缺陷帶給檢測工具更多挑戰：必須檢測整片晶圓上因製程而產生的小型缺陷。

193奈米浸潤式微影驅使晶圓廠導入寬頻電漿（BBP）工具，這些工具利用雷射驅動的電漿輻射光源來運作。這些工具還在使用中，在後段製程檢測階段為最先進的元件結構進行特徵化。

FinFET時代與多重圖形化的興起：疊對技術加速發展、邊緣放置誤差指標、首款3D量測技術

第三時期被稱作鰭式場效電晶體（FinFET）時代，在電晶體歷史劃下首次結構巨變。FinFET源極和汲極之間的傳導通道呈現立體的鮨狀結構，閘極則圍繞該通道，從通道的三面控制閘極。這種多閘極結構首次出現在22奈米節點，目標是進一步減少短通道效應，該效應在閘極長度縮短時導致電晶體性能衰退。

早期開發的3D元件技術進展預示著3D量測時代的開端。結果顯示，第一階段引進的散射測量對3D設計非常有用。此外，量測圈開始考慮混合式量測方法：結合光學關鍵尺寸（OCD）量測與CD-SEM等不同技術，以擷取更多資訊或提升準確性。

同時，微影和圖形化技術也歷經歷史轉變：首次採用雙重圖形化來延續193奈米微影，且預期極紫外光（EUV）微影將步入量產。利用雙重（或多重）圖形化技術，單一晶片圖形交由兩個（或多個）「較簡易」的光罩製作。藉此，更小的特徵圖形得以印製，但晶片製程的複雜度和成本卻增加。

更具體來說，雙重圖形化使得上下兩層圖形化元件層的疊對需求增加，導致疊對誤差的預算變低。也是在這個時間點，imec和量測圈引進了邊界放置誤差（EPE）指標，用來描述不同結構的放置與預期設計的誤差程度。量測學家必須找到一套用來測量EPE方程式所有參數的方法。

為此，必須提升製程的疊對控制並引進新型CD-SEM演算法，以針對兩道不同微影與圖形化步驟所產生的兩種不同特性分析母體進行特徵化。

極紫外光時代：應對隨機效應的量測方法

2019年，半導體業首次採用低數值孔徑（0.33NA）EUV微影和圖形化技術來量產7奈米邏輯晶片。這項技術的導入也有其技術挑戰。在微影曝光機採用波長13.5奈米的EUV光源來曝光時，落在晶圓的光子數量會比193奈米微影還要少許多。而這會在圖形化結構產生隨機效應，稱作EUV微影的隨機效應。這些隨機效應可分為兩大類，各自需要不同的量測創新—imec及其夥伴引領先驅研究以瞭解這些效應。

圖二 : （上）EUV曝光期間光子數量減少，導致隨機效應，例如（下）導線粗糙度增加（發表於2026年SPIE先進微影成形技術會議）。

首先是第一類，隨機效應會嚴重影響導線粗糙度，意味著導線邊緣粗糙度和頂部導線粗糙度增加。測量導線邊緣粗糙度方面，一直以來是透過改良型CD-SEM技術來實現，改良目標是測量所謂的無偏粗糙度：透過排除SEM本身產生的雜訊，這些測量可以針對真實特徵圖形粗糙度提供更準確的估值。另一方面，利用原子力顯微鏡（AFM）來協助頂部導線粗糙度特徵化。

第二類則是隨機缺陷的存在，這些損壞部分以隨機導線橋接或斷裂的形式出現，或是關閉或連接接觸孔洞。為了解決這點，需要能夠同時檢測極小缺陷（約為10奈米或更小）並對晶圓進行大面積掃描的技術，這兩項需求很難透過單一量測技術實現。光學檢測技術可以掃描大面積範圍，但很難處理小尺寸缺陷。

另一方面，電子束是檢測小缺陷的高效技術，但缺乏掃描整面晶圓的產量。結果就是整合這兩項技術，對EUV微影缺陷進行特徵化，並在EUV微影製程界定所謂的的無失誤製程視窗（process window）。

量測與檢測未來發展：同時應對水平與垂直微縮 降低量測碳足跡

尺寸微縮仍是延續邏輯發展藍圖及解鎖新一波AI應用的關鍵支柱。目前業界持續使用0.33NA EUV微影來壓印3奈米和2奈米邏輯節點等先進節點的關鍵元件層。與此同時，imec及其生態系統夥伴在籌備高數值孔徑（0.55 NA）EUV微影和圖形化技術方面已經取得進展，以實現2奈米以下的技術節點，確保解析度提升、製程簡化（透過減少多重圖形化的需求），以及設計彈性（透過導入1.5D、2D和曲線幾何圖形）。

圖形化創新可以透過元件結構和材料的破壞性創新來突顯優勢。環繞閘極（GAA）奈米片電晶體近期已導入商用運算系統，根據imec邏輯發展藍圖，未來很有可能在7埃米（A7）節點開始，由互補式場效電晶體（CFET）取而代之。元件結構因此會朝向第三維度發展。這項趨勢也在漸漸確立（未來）記憶體技術版圖，其中，3D NAND是主力儲存系統，而DRAM逐步朝向3D結構發展。第三維度還能實現新型晶片內連結構—試想晶背供電網路和底層CFET元件的晶背接點技術。

整體而言，未來的運算系統會越來越仰賴3D整合技術，包含晶粒對晶圓以及晶圓對晶圓的異質接合技術。

龐大挑戰：水平微縮和垂直微縮的不同需求

這些未來的技術選項對量測與檢測來說是龐大挑戰機會。在「水平微縮」方面—透過先進微影和圖形化技術實現，相關挑戰包含增加水平解析度、曲線結構特徵化、在晶圓大範圍檢測微小缺陷的能力，以及用於不同輪廓的結構特徵化之垂直靈敏度需求。在「垂直微縮」方面—透過3D元件和3D整合技術來實現，包含不同的嚴峻挑戰：與多層元件層和高深寬比結構的特徵化有關，「穿透」不透明材料、處理不同尺寸的形貌，以及測量晶圓邊緣和晶背。

imec量測與檢測發展藍圖

這些挑戰成為imec量測、檢測與特徵化發展藍圖的基礎，該藍圖詳細規劃業界應該完成開發和成熟發展技術的時機，以應對這些挑戰。

圖三 : imec量測、檢測與特徵化發展藍圖協助先進微影、邏輯、記憶體和封裝技術的發展（2026年發表於SPIE先進微影成形技術會議）。

兩大演變將能協助塑造該藍圖：（1）硬體創新，以及（2）持續增加資料使用。首先，目前持續開發具備更高靈敏度的硬體：採用更高電壓的電子來運作的電子束量測，以提升解析度；以及具備較短波長的光子之光學量測，以檢測微小缺陷；以及用來更深入探測晶片的X光。同時，為了進一步提升產量，同時維持最高解析度及檢測靈敏度，目前也在探索多項創新技術：多掃描頭原子力顯微鏡（AFM）及多重電子束檢測近期都已證實有可能在超高產量狀態下檢測超小缺陷。

其次，多加善用資料和演算法來填補空缺，進而提升量測性能。第一個實例是採用基於AI的演算法來消除電子束影像等輸入測量資料的雜訊。另一個例子被稱為虛擬量測（或是「減量」量測）：運用實體的量測工具所測得的資料透過虛擬量測模型提供的資料來補充和延伸。後者利用製程工具的狀態（例如功率、溫度、流速）—根據加裝在該工具上的感測器之量測結果，以預測量測結果。

圖四 : 虛擬量測原理（2026年SPIE先進微影成形技術會議）。

減少碳足跡

現階段和未來的開發也專注在盡可能減少量測與檢測的碳足跡。imec曾利用imec.netzero虛擬晶圓廠模型來量化量測步驟的環境影響在28奈米邏輯製程的占比。結果發現，相較於其他製程領域（例如蝕刻和沉積），量測對整體碳排的影響相對較小。不過，在合適的製程步驟進行量測是提升製程良率和減少廢料的關鍵，彰顯量測在減少晶片製造環境影響力方面應該發揮的作用。

圖五 : 根據製程領域來分析28奈米製程的總排放量，本圖由imec.netzero模擬平台的v6.1.57網路程式產生（發表2026年SPIE先進微影成形技術會議）。

結語

總結量測技術的40年發展，顯示新型量測與檢測技術出現的背景，進而擴充量測工具的多元性，以應對持續進行的尺寸微縮和更高的製程複雜度。imec及其量測夥伴過去在開創新興技術方面扮演要角，為邏輯技術藍圖發展提供助力。

然而，早期的（純光學）技術並未消失：而是以進化的形式，仍在最先進的半導體製程驗證和控制擔任關鍵組成。未來的技術發展—隨著水平微縮持續發展及擴大採用垂直微縮，將會增強這類技術的多樣性，並透過現有硬體的創新和增加使用資料來進一步完善。

圖六 : 過去40年來採用的量測與檢測技術（發表於2026年SPIE先進微影成形技術會議）。

接下來的40年會持續為量測圈帶來令人期待的契機。但也帶來未解之謎，例如有關量測使用更高度的自動化功能及AI帶來的影響：未來怎麼確保量測數據具備物理意義？ 量測專家未來扮演什麼角色？ 未來需要在量測工具加裝哪種新型感測器，以進一步促進虛擬量測發展？ 還有晶圓廠內是否還會導入更多的實驗室技術？

imec團隊持續擴展我們的量測生態系統，以協助監控先進邏輯、記憶體、微影和封裝技術平台，並對其進行特徵分析。此量測生態系統將會協助由歐盟資助且imec負責執行的奈米晶片試驗製程，藉此，為實現《歐洲晶片法案》2奈米以下邏輯節點的開發。

(本文作者為imec量測研發經理Anne-Laure Charley、imec先進圖形化部門研發副總Philippe Leray)